JPS61288695A - 交換機の多重化方式 - Google Patents
交換機の多重化方式Info
- Publication number
- JPS61288695A JPS61288695A JP13125285A JP13125285A JPS61288695A JP S61288695 A JPS61288695 A JP S61288695A JP 13125285 A JP13125285 A JP 13125285A JP 13125285 A JP13125285 A JP 13125285A JP S61288695 A JPS61288695 A JP S61288695A
- Authority
- JP
- Japan
- Prior art keywords
- call processing
- standby
- central processing
- active
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は呼処理効率の向上を図り得る交換機の多重化方
式に関する。
式に関する。
電子交換機システムにあっては、交換機制御系の障害が
システム全体に波及するのを防ぐ為に、複数の交換機制
御系を並列に設け、その1つを現用系として駆動すると
共に、他を予備系として待機させて上記現用交換機動り
部系の障害をバックアップすることが行われている。
システム全体に波及するのを防ぐ為に、複数の交換機制
御系を並列に設け、その1つを現用系として駆動すると
共に、他を予備系として待機させて上記現用交換機動り
部系の障害をバックアップすることが行われている。
例えば2つの交換機制御系を用いて交換機の二重化シズ
テムを構築する場合、第3図に示すように中央処理部(
CC) 1a、 1b、記憶部(MM)2a。
テムを構築する場合、第3図に示すように中央処理部(
CC) 1a、 1b、記憶部(MM)2a。
2b、 0−カル処理部(LP)3a、3bからなる2
つの交換機制御系をそれぞれ共通バス(B U S )
4a。
つの交換機制御系をそれぞれ共通バス(B U S )
4a。
4bを介して接続し、且つこれらの交換機制御系を二重
化制御部5と交換回路部(TSW>6に並列接続する。
化制御部5と交換回路部(TSW>6に並列接続する。
そして、その一方を現用系として駆動すると共に、他方
を予備系として待機させるようにする。
を予備系として待機させるようにする。
しかして上記現用系の中央処理部1a(1b)に障害が
発生したとき、前記二重化制御部5の制御の下で上記現
用交換機制御系と予備交換機制御系とを切替え制御して
前記交換回路部6における回線交換動作を継続的に制御
するように構成される。
発生したとき、前記二重化制御部5の制御の下で上記現
用交換機制御系と予備交換機制御系とを切替え制御して
前記交換回路部6における回線交換動作を継続的に制御
するように構成される。
ここで記憶部2a(2b)は、現用系の中央処理部1a
(1b)が呼処理を行うに必要なプログラムコードや、
現用系と予備系とを切替える際に現用系の中央処理部1
a(1b)の処理状態を予備系の中央処理部1b(1a
)が引継ぐ為に必要な情報、更には現用系の中央処理部
1a(1b)がローカル処理部3a(3b)との間で送
受される情報等を格納するものである。また現用系の中
央処理部1a(1b)は、前記共通バス4a(4b)を
介して記憶部2a(2b)内のプログラムコードを読出
して呼処理を実行し、その処理結果を上記共通バス4a
(4b)を介して記憶部2a(2b)内に書込んでいる
。この記憶部2a(2b)内に書込まれた処理結果が、
上記現用系と予備系との切替え時に予備系の中央処理部
1b(la>に読出され、前記現用系での処理状態が予
備系の中央処理部1b(1a)で継続して実行される。
(1b)が呼処理を行うに必要なプログラムコードや、
現用系と予備系とを切替える際に現用系の中央処理部1
a(1b)の処理状態を予備系の中央処理部1b(1a
)が引継ぐ為に必要な情報、更には現用系の中央処理部
1a(1b)がローカル処理部3a(3b)との間で送
受される情報等を格納するものである。また現用系の中
央処理部1a(1b)は、前記共通バス4a(4b)を
介して記憶部2a(2b)内のプログラムコードを読出
して呼処理を実行し、その処理結果を上記共通バス4a
(4b)を介して記憶部2a(2b)内に書込んでいる
。この記憶部2a(2b)内に書込まれた処理結果が、
上記現用系と予備系との切替え時に予備系の中央処理部
1b(la>に読出され、前記現用系での処理状態が予
備系の中央処理部1b(1a)で継続して実行される。
更に現用系での中央処理部1a(lb)とローカル処理
部3a(3b)との間での情報の送受は、前記共通バス
4a(4b)を介して記憶部2a(2b)を中継して行
われる。つまり、中央処理部1a(1b)が共通バス4
a(4b)を介して記憶部2a(2b)に書込んだ情報
を、ローカル処理部3a(3b)が前記共通バス4a(
4b)を介して読出すことにより行われる。また逆にロ
ーカル処理部3a (3b)が共通バス4a(4b)を
介して記憶部2a(2b)に書込んだ情報を、中央処理
部1a(1b)が前記共通バス4a(4b)を介して読
出すことにより行われる。
部3a(3b)との間での情報の送受は、前記共通バス
4a(4b)を介して記憶部2a(2b)を中継して行
われる。つまり、中央処理部1a(1b)が共通バス4
a(4b)を介して記憶部2a(2b)に書込んだ情報
を、ローカル処理部3a(3b)が前記共通バス4a(
4b)を介して読出すことにより行われる。また逆にロ
ーカル処理部3a (3b)が共通バス4a(4b)を
介して記憶部2a(2b)に書込んだ情報を、中央処理
部1a(1b)が前記共通バス4a(4b)を介して読
出すことにより行われる。
然し乍ら、このような構成の交換機の二重化システムに
あっては、現用系の中央処理部1a(Ib)とローカル
処理部3a(3b)とが、それぞれ共通バス4a(4b
)を介して記憶部2a(2b)との間での情報の送受を
行うので、該共通バス4a(4b)の使用要求の衝突が
生じ易い。この共通バス4a(4b)の使用要求の衝突
が発生した場合、上記中央処理部1a(1b)またはロ
ーカル処理部3a(3b)の一方は、該共通バス4a(
4b)の使用権を獲得する迄その共通バス4a(4b)
を介する上記記憶部2a(2b)との間での情報の送受
を持つことが必要となる。この為、その処理効率が非常
に悪いと云う不具合があった。
あっては、現用系の中央処理部1a(Ib)とローカル
処理部3a(3b)とが、それぞれ共通バス4a(4b
)を介して記憶部2a(2b)との間での情報の送受を
行うので、該共通バス4a(4b)の使用要求の衝突が
生じ易い。この共通バス4a(4b)の使用要求の衝突
が発生した場合、上記中央処理部1a(1b)またはロ
ーカル処理部3a(3b)の一方は、該共通バス4a(
4b)の使用権を獲得する迄その共通バス4a(4b)
を介する上記記憶部2a(2b)との間での情報の送受
を持つことが必要となる。この為、その処理効率が非常
に悪いと云う不具合があった。
特に現用系と予備系との切替え時に必要な情報を共通バ
ス4a(4b)を介して記憶部2a(2b)に格納し、
その系の切替え時には上記記憶部2a(2b)に格納さ
れた情報を前記共通バス4a(4b)を介して読出すこ
とが必要なので、その処理効率が非常に悪かった。
ス4a(4b)を介して記憶部2a(2b)に格納し、
その系の切替え時には上記記憶部2a(2b)に格納さ
れた情報を前記共通バス4a(4b)を介して読出すこ
とが必要なので、その処理効率が非常に悪かった。
一5=
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、中央処理部における呼処理の効
率低下を18 <ことなく、現用交換機制御系と予備交
換機制御系との切替えを行って、その呼処理を効果的に
継続して再開することのできる交換機の多重化方式を提
供することにある。
の目的とするところは、中央処理部における呼処理の効
率低下を18 <ことなく、現用交換機制御系と予備交
換機制御系との切替えを行って、その呼処理を効果的に
継続して再開することのできる交換機の多重化方式を提
供することにある。
本発明は複数の共通バスを介して並列に設けられた複数
の交換機制御系にそれぞれ呼処理データを格納する主記
憶装置を設け、上記交換機制御系の1つを現用系とし駆
動し、目つ他を予備系としてその中央処理装置をホール
ド状態として待機させておき、現用系の中央処理装置が
自系内の主記憶装置に呼処理データを格納する際、現用
系および予備系の各内部バスを予備系の共通バスを介し
て相互に接続して前記現用系および予備系の各主記憶装
置に同じ呼処理データを同時に書込むようにしたもので
ある。
の交換機制御系にそれぞれ呼処理データを格納する主記
憶装置を設け、上記交換機制御系の1つを現用系とし駆
動し、目つ他を予備系としてその中央処理装置をホール
ド状態として待機させておき、現用系の中央処理装置が
自系内の主記憶装置に呼処理データを格納する際、現用
系および予備系の各内部バスを予備系の共通バスを介し
て相互に接続して前記現用系および予備系の各主記憶装
置に同じ呼処理データを同時に書込むようにしたもので
ある。
そして現用系と予備系とが切替え制御されたとき、自系
内の主記憶装置に格納された呼処理デー−〇− 夕に従って系の切替え前に実行されていた呼処理を継続
して実行するようにし、また上記切替え制御された後に
予備系の中央処理装置の機能が復旧したときには、現用
系の主記憶装置に格納された呼処理データを再書込み処
理するようにしたものである。
内の主記憶装置に格納された呼処理デー−〇− 夕に従って系の切替え前に実行されていた呼処理を継続
して実行するようにし、また上記切替え制御された後に
予備系の中央処理装置の機能が復旧したときには、現用
系の主記憶装置に格納された呼処理データを再書込み処
理するようにしたものである。
かくして本発明によれば、現用系の中央処理装置で求め
られた呼処理データが現用系および予備系の主記憶装置
にそれぞれ同時に格納されるので、現用系と予備系とが
切替えられてもその系の主情装置に格納された呼処理デ
ータをそのまま利用して中央処理装置における呼処理を
継続的に再開することができる。
られた呼処理データが現用系および予備系の主記憶装置
にそれぞれ同時に格納されるので、現用系と予備系とが
切替えられてもその系の主情装置に格納された呼処理デ
ータをそのまま利用して中央処理装置における呼処理を
継続的に再開することができる。
しかも従来のように共通バスを介してその都度記憶装置
との間で呼処理に必要な情報を転送することなく、その
交換機制御部内に設けられた主記憶装置を用いて呼処理
を行うので、現用系の共通バスの使用頻度を少なくして
呼処理の効率向上を図ることが可能となる。
との間で呼処理に必要な情報を転送することなく、その
交換機制御部内に設けられた主記憶装置を用いて呼処理
を行うので、現用系の共通バスの使用頻度を少なくして
呼処理の効率向上を図ることが可能となる。
また現用系と予備系との切替えが行われた後、予備系と
しての機能が復旧したときには、現用系の中央処理装置
がその自系内の主記憶装置に格納された呼処理データを
再書込み処理するだけで同じ情報が予備系の主記憶装置
に格納されるので、それらの間の記憶情報を簡易に一致
させることができる等の実用上多大なる効果が奏仕られ
る。
しての機能が復旧したときには、現用系の中央処理装置
がその自系内の主記憶装置に格納された呼処理データを
再書込み処理するだけで同じ情報が予備系の主記憶装置
に格納されるので、それらの間の記憶情報を簡易に一致
させることができる等の実用上多大なる効果が奏仕られ
る。
以下、図面を参照して本発明の一実施例につき説明する
。
。
第1図は実施例方式を適用して構成された交換機の二重
化システムの概略構成図であり、7a、 7hは内部に
主記憶部(MEM)12を設けた中央処理部である。こ
の中央処理部7a、 711は、呼処理を実行する処理
装置(CPU)11、上記呼処理に必要なプログラムコ
ードや、現用系の処理装置の処理状態を予備系の処理装
置が引継ぐ為に必要な情報等の呼処理データを格納する
為の主記憶装置(MEM)12、交換回路部6に対する
インターフェース(1/F)13、共通バス4a、 4
bを接続する為のバストランシーバ14、およびこれら
を相互に接続した内部バス15をそれぞれ具備して構成
される。
化システムの概略構成図であり、7a、 7hは内部に
主記憶部(MEM)12を設けた中央処理部である。こ
の中央処理部7a、 711は、呼処理を実行する処理
装置(CPU)11、上記呼処理に必要なプログラムコ
ードや、現用系の処理装置の処理状態を予備系の処理装
置が引継ぐ為に必要な情報等の呼処理データを格納する
為の主記憶装置(MEM)12、交換回路部6に対する
インターフェース(1/F)13、共通バス4a、 4
bを接続する為のバストランシーバ14、およびこれら
を相互に接続した内部バス15をそれぞれ具備して構成
される。
尚、従来システムと統一部分には同一符号を付して示し
である。またここでは記憶部2a、 2bは、主として
ローカル処理部3a、 3bとの間で転送される情報を
中継する為に使用されるものとなっている。
である。またここでは記憶部2a、 2bは、主として
ローカル処理部3a、 3bとの間で転送される情報を
中継する為に使用されるものとなっている。
処理装置11は、基本的には主記憶装置12に格納され
たプログラムコードを読出して所定の呼処理を実行し、
インターフェース13を介して交換回路部6の動作を制
御すると共に、その呼処理データを主記憶装置12に格
納している。
たプログラムコードを読出して所定の呼処理を実行し、
インターフェース13を介して交換回路部6の動作を制
御すると共に、その呼処理データを主記憶装置12に格
納している。
また処理装置11はパストランシーバ14を介して共通
バス4a、 4bに選択的に接続され、共通バス4a(
4b)の使用権を獲得して前記記憶部2a(2b)との
間で情報の書込み、読出しを行っている。この記憶部2
a(2b)を中継して前記ローカル処理装置3a(3b
)との間で呼処理情報が送受される。
バス4a、 4bに選択的に接続され、共通バス4a(
4b)の使用権を獲得して前記記憶部2a(2b)との
間で情報の書込み、読出しを行っている。この記憶部2
a(2b)を中継して前記ローカル処理装置3a(3b
)との間で呼処理情報が送受される。
このような中央処理装置7a、 7bの一方が現用系と
して駆動され、また他方その処理装置11をホールド状
態として予備系に設定される。
して駆動され、また他方その処理装置11をホールド状
態として予備系に設定される。
しかして本システムが特徴とするところは、現用系の処
理装置11が自系内の記憶装置12に内部バス15を介
してその呼処理データを書込む際、予備系として待機状
態にある共通バス4a(4b)を介して現用系および予
備系の中央処理装置7a、7bの各内部バス15を相互
に接続し、現用系の処理装置11の制御の下で上記現用
系および予備系の各主記憶装置12にそれぞれ同時に同
じ呼処理データを書込むようにした点にある。
理装置11が自系内の記憶装置12に内部バス15を介
してその呼処理データを書込む際、予備系として待機状
態にある共通バス4a(4b)を介して現用系および予
備系の中央処理装置7a、7bの各内部バス15を相互
に接続し、現用系の処理装置11の制御の下で上記現用
系および予備系の各主記憶装置12にそれぞれ同時に同
じ呼処理データを書込むようにした点にある。
即ち、予備系の処理装置11はホールド状態にある。現
用系の処理装置11は、呼処理によって得られた情報を
自系内の主記憶装置12に書込もうとするとき、予備系
の共通バス4a(4b)を介して予備系の主記憶装置1
2にも同じ呼処理データを書込んでいる。
用系の処理装置11は、呼処理によって得られた情報を
自系内の主記憶装置12に書込もうとするとき、予備系
の共通バス4a(4b)を介して予備系の主記憶装置1
2にも同じ呼処理データを書込んでいる。
かくして上述したように予備系の共通バスを利用して現
用系および予備系の各主記憶装置12にそれぞれ同じ呼
処理情報を同時に並列的に書込んで行く本システムによ
れば、現用系と予備系との切替え制御がなされた場合、
それまで予備系として待機していた処理装置11は、そ
の主記憶装置12に格納されている呼処理情報に従って
その呼処理を継続的に、しかも速やかに再開することが
できる。
用系および予備系の各主記憶装置12にそれぞれ同じ呼
処理情報を同時に並列的に書込んで行く本システムによ
れば、現用系と予備系との切替え制御がなされた場合、
それまで予備系として待機していた処理装置11は、そ
の主記憶装置12に格納されている呼処理情報に従って
その呼処理を継続的に、しかも速やかに再開することが
できる。
従って交換機制御系の切替えを円滑に行うことが可能と
なる。
なる。
また本システムにあっては交換機制御系の切替えが行わ
れて予備系が駆動され、それまでの現用系の交換機機能
が回復した場合、第2図に示すように主記憶装置12に
格納された呼処理データの再書込み処理が行われる。
れて予備系が駆動され、それまでの現用系の交換機機能
が回復した場合、第2図に示すように主記憶装置12に
格納された呼処理データの再書込み処理が行われる。
即ち、系の切替えが行われて呼処理を継続的に再開しく
ステップa)、それまでの現用系の交換機機能が回復し
たとき (この時点で予備系となる)、これを検出して
(ステップb)主記憶装置12に格納されいてる呼処理
データを読出す(ステップC)。そしてその呼処理デー
タを再度主記憶装置12に書込む(ステップd)。この
処理を全ての呼処理データの再書込みを終了するまで繰
返して実行する(ステップe)。
ステップa)、それまでの現用系の交換機機能が回復し
たとき (この時点で予備系となる)、これを検出して
(ステップb)主記憶装置12に格納されいてる呼処理
データを読出す(ステップC)。そしてその呼処理デー
タを再度主記憶装置12に書込む(ステップd)。この
処理を全ての呼処理データの再書込みを終了するまで繰
返して実行する(ステップe)。
尚、この主記憶装置12への呼処理データの川込み時(
再書込み時)には前述したよう(C子猫系の共通バス4
a(4b)を介して予備系の記憶装置12にも同じ呼処
理データが同時に書込まれる。このような呼処理データ
の再書込み処理によって現用系および予備系の各主記憶
装置12に再び同じ呼処理データが格納され、その呼処
理を継続的に再開することのできる条件が予備系に確保
されることになる。その後、通常の呼処理(ステップf
)に復帰する。
再書込み時)には前述したよう(C子猫系の共通バス4
a(4b)を介して予備系の記憶装置12にも同じ呼処
理データが同時に書込まれる。このような呼処理データ
の再書込み処理によって現用系および予備系の各主記憶
装置12に再び同じ呼処理データが格納され、その呼処
理を継続的に再開することのできる条件が予備系に確保
されることになる。その後、通常の呼処理(ステップf
)に復帰する。
従って、予備系は常に現用系の呼処理を継続して再開す
る為に必要な情報を主記憶装置12に持つことになり、
現用系を効果的にバックアップすことが可能となる。
る為に必要な情報を主記憶装置12に持つことになり、
現用系を効果的にバックアップすことが可能となる。
また本システムによれば、従来システムのように呼処理
に必要なプルグラlいコードをその都度、現用系の共通
バス4a、 4bを介して記憶部2a、 2bh+ら読
出す必要がないので、ぞの処理効率の向上を図り得る。
に必要なプルグラlいコードをその都度、現用系の共通
バス4a、 4bを介して記憶部2a、 2bh+ら読
出す必要がないので、ぞの処理効率の向上を図り得る。
しかもこれによって現用系の共通バス4a、 4bの使
用頻度が減るので、従来システムに比較して共通バスの
使用要求の衝突回数が低減される。故にこの点でも交換
制御ll(呼処理)の処理効率向上を図ることが可能と
なる等の実用上多大なる効果が奏せられる。
用頻度が減るので、従来システムに比較して共通バスの
使用要求の衝突回数が低減される。故にこの点でも交換
制御ll(呼処理)の処理効率向上を図ることが可能と
なる等の実用上多大なる効果が奏せられる。
尚、本発明は上述した実施例に限定されるものではない
。ここでは2つの交換機制御系を並列に設けて二重化し
たが、3つ以上の交換機制御系を並列に設けて多重化す
るようにしても良い。また呼処理データの主記憶装置1
2への書込みは従来システムと同様な処理の流れの一部
として実行すれば良いものであり、この際予備系の主記
憶装置12を予備系の共通バスを介して現用系の内部バ
ス15に接続するようにすれば十分である。従って処理
装置11の負担増加を招くことがない。その他、本発明
はその要旨を逸脱しない範囲で種々変形して実施するこ
とができる。
。ここでは2つの交換機制御系を並列に設けて二重化し
たが、3つ以上の交換機制御系を並列に設けて多重化す
るようにしても良い。また呼処理データの主記憶装置1
2への書込みは従来システムと同様な処理の流れの一部
として実行すれば良いものであり、この際予備系の主記
憶装置12を予備系の共通バスを介して現用系の内部バ
ス15に接続するようにすれば十分である。従って処理
装置11の負担増加を招くことがない。その他、本発明
はその要旨を逸脱しない範囲で種々変形して実施するこ
とができる。
第1図は本発明の一実施例を説明する為の交換機システ
ムの概略構成図、第2図は同実施例システムにおける呼
処理データの書込み処理を示す図、−13= 第3図は従来システムの概略構成を示す図である。 la、柚・・・中央処理部、2a、 21)・・・主記
憶部、3a。 3ト・ローカル処理部、4a、 4h・・・共通バス、
5・・・二重化制御部、6・・・交換回路部、?a、
7b・・・中央処理部、11・・・処理装置、12・・
・記憶装置、13・・・交換回路部インターフェース、
14・・・バストランシーバ、15・・・内部バス。
ムの概略構成図、第2図は同実施例システムにおける呼
処理データの書込み処理を示す図、−13= 第3図は従来システムの概略構成を示す図である。 la、柚・・・中央処理部、2a、 21)・・・主記
憶部、3a。 3ト・ローカル処理部、4a、 4h・・・共通バス、
5・・・二重化制御部、6・・・交換回路部、?a、
7b・・・中央処理部、11・・・処理装置、12・・
・記憶装置、13・・・交換回路部インターフェース、
14・・・バストランシーバ、15・・・内部バス。
Claims (3)
- (1)呼処理を実行する中央処理装置と、この中央処理
装置に内部バスを介して接続されて呼処理データが格納
される記憶装置とを具備した複数の交換機制御系を複数
の共通バスを介して並列に設け、その1つを現用系とし
駆動し、且つ他を予備系として待機させた交換機におい
て、予備系の中央処理装置をホールド状態として待機さ
せ、現用系の中央処理装置が自系内の記憶装置に呼処理
データを格納する際、現用系および予備系の内部バスを
予備系の共通バスを介して相互に接続して前記現用系お
よび予備系の各記憶装置に同じ呼処理データを同時に書
込んでなることを特徴とする交換機の多重化方式。 - (2)中央処理装置は、現用系と予備系とが切替え制御
されたとき、自系内の記憶装置に格納された呼処理デー
タに従って系の切替え前に実行されていた呼処理を継続
して実行するものである特許請求の範囲第1項記載の交
換機の多重化方式。 - (3)中央処理装置は、現用系と予備系とが切替え制御
された後、予備系の機能復旧を待つて自系内の記憶装置
に格納された呼処理データを再書込み処理するものであ
る特許請求の範囲第1項記載の交換機の多重化方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13125285A JPS61288695A (ja) | 1985-06-17 | 1985-06-17 | 交換機の多重化方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13125285A JPS61288695A (ja) | 1985-06-17 | 1985-06-17 | 交換機の多重化方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61288695A true JPS61288695A (ja) | 1986-12-18 |
Family
ID=15053561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13125285A Pending JPS61288695A (ja) | 1985-06-17 | 1985-06-17 | 交換機の多重化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61288695A (ja) |
-
1985
- 1985-06-17 JP JP13125285A patent/JPS61288695A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7376804B2 (en) | Storage system, backup system, and backup method | |
JPH10198607A (ja) | データ多重化システム | |
JPS61288695A (ja) | 交換機の多重化方式 | |
KR100299127B1 (ko) | 비동기 전송모드 교환기의 주제어부 이중화 장치 및 방법 | |
JPH0736760A (ja) | 装置多重化機能とモジュール間共用機能を併用した外部記憶装置の高信頼化方法 | |
KR100214122B1 (ko) | 프로세서간 통신 데이터의 손실을 방지할 수 있는 이중화구조를 갖는 통신시스템 | |
JPS59214397A (ja) | 呼情報救済方式 | |
JPS6027256A (ja) | パケツト交換機の切替方式 | |
JP2511542B2 (ja) | 情報処理システム | |
JPS627245A (ja) | ロ−カルエリアネツトワ−クの端末通信方式 | |
KR20010011204A (ko) | 캐쉬미러링을 통한 레이드 장애극복 방법 및 장치 | |
JPS622346B2 (ja) | ||
JP3052508B2 (ja) | メモリ管理方式 | |
JPS59148492A (ja) | 二重化構成電子交換機の再開処理方式 | |
JPH0474739B2 (ja) | ||
KR19990001831A (ko) | 공유 메모리를 이용한 이중화 방법 | |
KR100249809B1 (ko) | 주기억 장치 데이터 베이스 시스템을 위한 이중 포트 램 사용무중단 연속 메모리 백업 장치 및 방법 | |
JP3594202B2 (ja) | 外部記憶制御装置 | |
JPS59175257A (ja) | 回線情報通知方式 | |
JPH09244962A (ja) | 2重化記憶装置システム | |
JPS59158428A (ja) | サブチヤネル制御方式 | |
JPS61151760A (ja) | 半導体記憶装置 | |
JPH0376449A (ja) | ループ型lanにおける回線交換方法 | |
JPH03171233A (ja) | 二重化情報処理装置 | |
JP2005284856A (ja) | バックアップ処理装置及びバックアップ処理方法 |