JPS59175257A - 回線情報通知方式 - Google Patents

回線情報通知方式

Info

Publication number
JPS59175257A
JPS59175257A JP4979783A JP4979783A JPS59175257A JP S59175257 A JPS59175257 A JP S59175257A JP 4979783 A JP4979783 A JP 4979783A JP 4979783 A JP4979783 A JP 4979783A JP S59175257 A JPS59175257 A JP S59175257A
Authority
JP
Japan
Prior art keywords
line
information
main controller
active
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4979783A
Other languages
English (en)
Inventor
Mamoru Chino
千野 衛
Hikari Masujima
増島 光
Ryoji Takano
高野 良次
Kiyobumi Mise
三瀬 清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4979783A priority Critical patent/JPS59175257A/ja
Publication of JPS59175257A publication Critical patent/JPS59175257A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558Redundancy, stand-by

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は回線交換システムに係り、特に二重化された制
御系を構成する各主制御装置間の情報転送手段を簡易化
する回線情報通知方式に関す。
山) 従来技術と問題点 第1図はこの種回線交換システムにおける従来ある回線
情報通知方式の一例を示す図である。第1図において、
主制御装置10と回線制御装置20(以後O系と称す)
、および主制御装置11と回線制御装置21(以後1系
と称す)とがそれぞれ二重化された制御系を構成し、回
線終端装置3を介して収容される複数の回線4相互間の
交換接続を制御する。再制御系は一方(例えば0系)が
現用として稼働し、他方(例えば1系)が予備として待
機し、定期的に、或いは現用制御系が罹障した場合に現
用予備の切替えを行う。現用として稼働中のθ系におい
ては、主制御装置10は回線制御装置20との間で交換
接続に必要な回線情報−を送受して回線4相互の交換接
続を制御し、また回線制御装置20は主制御装置10か
ら受信子る回線情報に基づき回線4から到着する受信デ
ータの直並列変換・回線4相互間の情報交換・回線4に
送出する送信データの並直列変換等を行う。なお主制御
装置10は回線制御装置20に伝達する回線情報を回線
制御装置21にも並列に伝達し、回線4相互間の交換接
続を中断すること無く現用予備切替えを可能としている
。なお主制御装置10は例えば各回線4の閉塞情報の如
く、回線制御装置20或いは21が直接使用しない回線
対応情報を保有し、該回線対応情報に基づき所要の回線
情報を生成し、回線制御装置20および21に伝達する
。従って現用予備切替えが行われ、1系が現用・0系が
予備となった場合には、主制御装置10は直ちに情報転
送路5を介して主制御装置11に前記回線対応情報を転
送する。主制御装W11は受信した回線対応情報に基づ
き所要の回線情報を生成して回線制御装置21および2
0に並列に伝達し、所要の交換接続を継続させる。
以上の説明から明らかな如く、従来ある回線情報通知方
式においては、主制御装置10が新たに現用となった主
制御装置11に回線対応情報を転送する為に、専用の情
報転送路5が設けられていた。従って各主制御装置10
および11は情報転送路5を介して回線対応情報を転送
する為の手段をそれぞれ設ける必要があり、主制御装置
11を0系から完全に切離して作動させることが不可能
となるのみならず、主制御装置10および11の構成を
複雑とし、当該回線交換システムの経済性を損なう結果
となっていた。
(C1発明の目的 本発明の目的は、前述の如き従来ある回線情報通知方式
の欠点を除去し、両生制御装置間で回線対応情報を転送
する手段を極力簡易化し、また予備系主制御装置を現用
系と独立に作動可能とすることに在る。
(dl  発明の構成 この目的は、それぞれ主制御装置および回線制御装置か
ら構成される二重化された制御系を具備し、一方の制御
系が現用、他方の制御系が挙備として作動し、現用制御
系の主制御装置が量目線制御装置に対し並列に回線情報
を伝達する回線交換システムにおいて、前記各回線制御
装置内に前記両生制御装置から書込み続出し可能な記憶
部を設け、前記現用制御系の主制御装置から前記両回線
制御装置内の前記各記憶部に主制御装置の動作に必要な
回線対応情報を書込み、現用予備切替えにより新たに現
用となった前記制御系において前記主制御装置が前記回
線制御装置内の前記記憶部から前記回線対応情報を読出
すことにより達成される。
(el  発明の実施例 以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による回線情報通知方式を示
す図であり、第3図は第2図における回線制御装置の一
例を示す図である。なお、全図を通じて同一符号は同一
対象物を示す。第2図においては、0系の主制御装置1
0“および1系の主制御装置11°間には情報転送路5
は設けられず、前記回線対応情報は回線制御装置20′
または21°を介して転送される。第3図において、回
線制御メモリ22は、回線番号カウンタ23の順次出力
する回線番号により指定される各回線4に対応する領域
を有し、主制御装置10°または11°からインタフェ
ース制御部24を介して伝達される送信符号SC・イン
タフェース制御部24を介して主制御装置10°または
11°に伝達される受信符号RC・回線制御回路25を
介して回線終端装置3に伝達される送信データSD・回
線終端装置3から回線制御回路25を介して伝達される
受信データRD等を含む回線情報以外に、主制御装置l
O“または11’から伝達される回線対応情報である回
線閉塞情報Bを格納する領域を具備している。今現用と
して稼働中の0系の主制御装置10′は、回線制御装置
20′および21′の回線制御メモリ22に送信符号S
C等の回線情報を格納すると共に、保有する回線閉塞情
報Bも格納する。なお回線閉塞情報Bは、回線制御装置
20“および21“における回線交換接続には直接使用
されない。かかる状態で制御系の現用予備切替えが行わ
れ、1系が現用・0系が予備となると、主制御装置11
”は回線制御装置21°内の回線制御メモリ22に格納
されている各回線4対応の回線閉塞情報Bをインタフェ
ース制御部24を介して読出し、主制御装置11“内に
回線対応情報として保有し、以後の回線情報性成に使用
する。
以上の説明から明らかな如く、本実施例によれば、現用
の主制御装置10′は常時回線情報と共に回線閉塞情報
Bを回線制御装置20“および21°内の回線制御メモ
リ22に書込み、現世予備切替えにより新たに現用とな
った主制御装置11“は回線制御装置21゛内の回線制
御メモリ22に格納されている回線閉塞情報Bを読出し
て回線対応情報として保有する。従って主制御装置11
′は予備系である間は0系と独立に作動可能であり、ま
た回線制御メモリ22に回線閉塞情報Bを格納する領域
を付設するのみで、回線情報の伝達経路を利用して両生
制御装置10“および11゜間に回線閉塞情報Bを転送
することが出来る。
なお、第2図および第3図はあく迄本発明の一実施例に
過ぎず、例えば回線閉塞情報Bは主制御装置10°から
11“に転送されるものに限定さ。
れることは無、(、主制御装置11°から10“に転送
されることも考慮されるが、かかる場合にも本発明の効
果は変わらない。また回線対応情報は回線閉塞情報Bに
限定されることは無く、他に幾多の変形が考慮されるが
、何れの場合にも本発明の効果は変らない。また回線制
御装置20“或いは21′の構成は図示されるものに限
定されることは無く、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変らない。更に本発明の
対象となる回線交換システムの構成は図示されるものに
限定されぬことは言う迄も無い。
(fl  発明の効果 以上、本発明によれば、前記回線交換システムにおいて
、二重化された主制御装置間で回線対応情報を伝達する
手段が大幅に簡易化され、当該回線交換システムの経済
性を向上し、また予備系主制御装置を現用系と独立に作
させることが出来る。
【図面の簡単な説明】
第1図は従来ある回線情報通知方式の一例を示す図、第
2図は本発明の一実施例による回線情報通知方式を示す
図、第3図は第2図における回線制御装置の一例を示す
図である。 図において、10.10’、11および11′は主制御
装置、20.20’、21および21′は回線制御装置
、22は回線制御メモリ、23は回線番号カウンタ、2
4はインタフェース制御部、25は回線制御回路、3は
回線終端装置、4は回線、5は情報転送路、Bは回線閉
塞情報、RCは受信符号、RDは受信データ、SCは送
信符号、SDは送信データ、を示す。 早  1  図 11′        21′ 峯  2  圀

Claims (1)

    【特許請求の範囲】
  1. それぞれ主制御装置および回線制御装置から構成される
    二重化された制御系を具備し、一方の制御系が現用、他
    方の制御系が予備として作動し、現用制御系の主制御装
    置が両回線制窃1装置に対し並列に回線情報を伝達する
    回線交換システムにおいて、・前記各回線制御装置内に
    前記両生制御装置から書込み読出し可能な記憶部を設け
    、前記現用制御系の主制御装置から前記両回線制御装置
    内の前記各記憶部に主制御装置の動作に必要な回線対応
    情報を瞥込み、現用予備切替えにより新たに現用となっ
    た前記制御系において前記主制御装置が前記回線制御装
    置内の前記記憶部から前記回線対応情報を読出すことを
    特徴とする回線情報通知方式。
JP4979783A 1983-03-25 1983-03-25 回線情報通知方式 Pending JPS59175257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4979783A JPS59175257A (ja) 1983-03-25 1983-03-25 回線情報通知方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4979783A JPS59175257A (ja) 1983-03-25 1983-03-25 回線情報通知方式

Publications (1)

Publication Number Publication Date
JPS59175257A true JPS59175257A (ja) 1984-10-04

Family

ID=12841134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4979783A Pending JPS59175257A (ja) 1983-03-25 1983-03-25 回線情報通知方式

Country Status (1)

Country Link
JP (1) JPS59175257A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01151338A (ja) * 1987-12-08 1989-06-14 Nec Corp ディジタル回線終端制御装置の系切替方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01151338A (ja) * 1987-12-08 1989-06-14 Nec Corp ディジタル回線終端制御装置の系切替方式

Similar Documents

Publication Publication Date Title
JP4462697B2 (ja) 記憶制御装置
US4631661A (en) Fail-safe data processing system
JPS59175257A (ja) 回線情報通知方式
KR100214122B1 (ko) 프로세서간 통신 데이터의 손실을 방지할 수 있는 이중화구조를 갖는 통신시스템
JPS6027256A (ja) パケツト交換機の切替方式
JPS627245A (ja) ロ−カルエリアネツトワ−クの端末通信方式
JP2658129B2 (ja) データ伝送装置
JP2511542B2 (ja) 情報処理システム
JPH08171495A (ja) 二重化運転方式
JPH04180443A (ja) 制御系二重化交換装置
JPS62202628A (ja) デ−タ伝送システムに於けるバツクアツプ方式
JP2714249B2 (ja) 通信制御方式
JPS61288695A (ja) 交換機の多重化方式
JPH04208036A (ja) 信号処理装置
JPH03245246A (ja) データ転送装置
JPS604498B2 (ja) 電子計算機とダイレクト・メモリ・アクセス装置の結合方法
KR19980027025A (ko) 시디엠에이(cdma) 디지탈 이동통신 시스템의 프로세서 이중화 장치
JPS62140541A (ja) 送信バツフア制御方式
JP2001043198A (ja) システム間通信制御方式
JPH04318650A (ja) 入出力処理装置
JPS58169279A (ja) 初期プログラムロ−ド方式
JPS58186243A (ja) リダンダント構成装置
JPS63294056A (ja) リモ−ト電話交換局制御オ−ダ伝送方式
JPS59206935A (ja) 通信制御処理装置
JPS605099B2 (ja) ロ−カルステ−シヨンの送信先アドレス制御方式