JPS58186243A - リダンダント構成装置 - Google Patents
リダンダント構成装置Info
- Publication number
- JPS58186243A JPS58186243A JP57067485A JP6748582A JPS58186243A JP S58186243 A JPS58186243 A JP S58186243A JP 57067485 A JP57067485 A JP 57067485A JP 6748582 A JP6748582 A JP 6748582A JP S58186243 A JPS58186243 A JP S58186243A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- state
- internal state
- output data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル情報の伝送装を等において１史川さ
れる処理装置のりダンダント構成に関する。
れる処理装置のりダンダント構成に関する。
ＰＣＭ方式等のデジタル情報の伝送装置においては、商
い信頼性が要求されるため、リダンダント構成が用いら
れることが多い。リダンダント構成とは、同一の通信装
置を２組設置して、通常はどちらか一方の装置で運用し
ていて、他方は待機中にしておき、使用中の装置が故障
したｊｌＩＩ報を発する場合には、待機中の装置を使用
中の装置に１ｉｒｔ侠して運用することにより、装置故
障による伝送路の切断が発生しないようにする構成をい
う。
い信頼性が要求されるため、リダンダント構成が用いら
れることが多い。リダンダント構成とは、同一の通信装
置を２組設置して、通常はどちらか一方の装置で運用し
ていて、他方は待機中にしておき、使用中の装置が故障
したｊｌＩＩ報を発する場合には、待機中の装置を使用
中の装置に１ｉｒｔ侠して運用することにより、装置故
障による伝送路の切断が発生しないようにする構成をい
う。
しかし、単に２組の装置を並設した！ｅ秒では、切替時
点において、エラーがなく回ｌＩｓをすみやかに復帰さ
せることは困難である５、特に、近年のデジタル伝送装
置に使用される処理装置勢においてｔま、その出力デー
タに基づいて内部状態を変更し、該変更された内部状態
によって動作して次の出力データを出力するようなもの
がある。例えば、文献 Ｉ ＥＥ Ｅ Ｔｒａｎ
ｓａｃｔｉｏｎ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎ（
Ｖｏｌ ｃｏｗ−２９Ｎｏ、 ３ ｍａｒｃｈ １９８
１ ＰＰ ３３７〜３４＆）Ｋｉｄ載されているＤ
８ Ｉ （Ｄｉｇｉｔａｌ−ｉＩｎｔｅｒｐｏｌａｔｉ
ｏｎ ）装置において使用される回線割当処理プロセラ
す（Ａｓｓｉｇｍｅｎｔ ｐｒｏｃｅｓｓｏｒ ）は、
内部に２つのメモリを有し、接続中のＰＣＭチャネルお
よび空きのＤＳＩチャネルを記憶している。上記２つの
メモリの内容は、該処理装置の出力データに基づいて普
き替えられて、次の回線割当処理時に参照される。この
ような多数のパラメータによってコントロールされる処
理装置は、単に現用と予備を２組備えたのみでは、一方
の故障時にサービスの中断なく他方の装置によって継続
動作させる仁とは不可能でるる。すなわち、待機中の装
置が、使用中の装置の内部状Ｓｔ−保持していなければ
、伝送回縁の復帰に時間がかかったり、また＃′ｉ１！
Ｉが復旧できない状態が発生する。
点において、エラーがなく回ｌＩｓをすみやかに復帰さ
せることは困難である５、特に、近年のデジタル伝送装
置に使用される処理装置勢においてｔま、その出力デー
タに基づいて内部状態を変更し、該変更された内部状態
によって動作して次の出力データを出力するようなもの
がある。例えば、文献 Ｉ ＥＥ Ｅ Ｔｒａｎ
ｓａｃｔｉｏｎ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎ（
Ｖｏｌ ｃｏｗ−２９Ｎｏ、 ３ ｍａｒｃｈ １９８
１ ＰＰ ３３７〜３４＆）Ｋｉｄ載されているＤ
８ Ｉ （Ｄｉｇｉｔａｌ−ｉＩｎｔｅｒｐｏｌａｔｉ
ｏｎ ）装置において使用される回線割当処理プロセラ
す（Ａｓｓｉｇｍｅｎｔ ｐｒｏｃｅｓｓｏｒ ）は、
内部に２つのメモリを有し、接続中のＰＣＭチャネルお
よび空きのＤＳＩチャネルを記憶している。上記２つの
メモリの内容は、該処理装置の出力データに基づいて普
き替えられて、次の回線割当処理時に参照される。この
ような多数のパラメータによってコントロールされる処
理装置は、単に現用と予備を２組備えたのみでは、一方
の故障時にサービスの中断なく他方の装置によって継続
動作させる仁とは不可能でるる。すなわち、待機中の装
置が、使用中の装置の内部状Ｓｔ−保持していなければ
、伝送回縁の復帰に時間がかかったり、また＃′ｉ１！
Ｉが復旧できない状態が発生する。
本発明の目的は、上述の従来の欠点を解決し、多くのパ
ラメータを内部に持つ処理装置がりタンダント構成をと
った場合において、構用装置を待機中の＃ｃｆｌ１１に
切替えた際に、サービスを中断することなく円滑に切替
えることが可能なりダンダント構成装置を提供すること
にある。
ラメータを内部に持つ処理装置がりタンダント構成をと
った場合において、構用装置を待機中の＃ｃｆｌ１１に
切替えた際に、サービスを中断することなく円滑に切替
えることが可能なりダンダント構成装置を提供すること
にある。
本発明のりダンダント構成装置は、出力データに基づい
て内部状態を変化させ、該変化された内部状態によって
動作し次の出力データを出すような処理装置を２組備え
て、通常は前記２組の処理４ｋｌ＆のうち１組によって
処理を行ない異常時には他の１組によって処理するよう
にしたりダンダント構成１１ｗｔにおいて、現在使用中
の装置の出力データを傍受して待機中の装置の内部状態
を変更する手段と、外部からの制御ｌ信号により−１２
組の処理装置の現用チたは待機の状態を反転させる手段
と會備えて、前記２組の処理装置の内Ｓ状ｍは′帛ｒｃ
−敏するようにしたことを％黴とする。
て内部状態を変化させ、該変化された内部状態によって
動作し次の出力データを出すような処理装置を２組備え
て、通常は前記２組の処理４ｋｌ＆のうち１組によって
処理を行ない異常時には他の１組によって処理するよう
にしたりダンダント構成１１ｗｔにおいて、現在使用中
の装置の出力データを傍受して待機中の装置の内部状態
を変更する手段と、外部からの制御ｌ信号により−１２
組の処理装置の現用チたは待機の状態を反転させる手段
と會備えて、前記２組の処理装置の内Ｓ状ｍは′帛ｒｃ
−敏するようにしたことを％黴とする。
本発明の原理は、リダンダント構成にした装置が、装置
内部にその装置を制御するパラメータ（箇たはデータ）
ｋ記憶する場所を有し、該パラメータが装置の出力デー
タに基づいて書き替えられるような処理装置である場合
に、現在使用中の装置出力を、使用中の装置と待機中の
装置に同時に人力させ、その入力信号に対して両装置で
全く同一の制御によって装置の内部状態に反映させるこ
とにより、使用中の装置と待機中の装置の内部状態を同
一にしておいて、装置の置換に際して不連続な状況が発
生しない様にすることにある。
内部にその装置を制御するパラメータ（箇たはデータ）
ｋ記憶する場所を有し、該パラメータが装置の出力デー
タに基づいて書き替えられるような処理装置である場合
に、現在使用中の装置出力を、使用中の装置と待機中の
装置に同時に人力させ、その入力信号に対して両装置で
全く同一の制御によって装置の内部状態に反映させるこ
とにより、使用中の装置と待機中の装置の内部状態を同
一にしておいて、装置の置換に際して不連続な状況が発
生しない様にすることにある。
図は、本発拘の一実施例を示すプロッタ図である。すな
わち、内部にパラメータを記憶するメモリを有するデー
タ処理装＃Ｉｔ２０，２１の出力を並夕１に接続して処
理結果は、出力端子１０１から外部へ送出すると共に、
制御回路ｌＯおよび１１に入力させる。制御回路１Ｇお
よび１１は、入力データに基づいて同一のｌｔｆ！ＩＪ
ＫＩによってそれぞれデータ処理装置２０．２１の内蔵
するメモリ岬に記憶させるパラメータの書き替え制御を
行ないデータ処理装置２０．２１の内部状ＩＮを変更す
る。データ処理装［２０，２１は、それぞれｉ１１］Ｉ
Ｉ１回路１０゜１１によってｔ史された内部状態で動作
を行なう。
わち、内部にパラメータを記憶するメモリを有するデー
タ処理装＃Ｉｔ２０，２１の出力を並夕１に接続して処
理結果は、出力端子１０１から外部へ送出すると共に、
制御回路ｌＯおよび１１に入力させる。制御回路１Ｇお
よび１１は、入力データに基づいて同一のｌｔｆ！ＩＪ
ＫＩによってそれぞれデータ処理装置２０．２１の内蔵
するメモリ岬に記憶させるパラメータの書き替え制御を
行ないデータ処理装置２０．２１の内部状ＩＮを変更す
る。データ処理装［２０，２１は、それぞれｉ１１］Ｉ
Ｉ１回路１０゜１１によってｔ史された内部状態で動作
を行なう。
しかし、データ処理装置２０．２１は、外部から構成さ
れる装置選択信号１００によって相補的に出力するため
、一方が出力中のときは他方は出力せず待機中となる。
れる装置選択信号１００によって相補的に出力するため
、一方が出力中のときは他方は出力せず待機中となる。
促って、出力端子１０１ＫＦｉ、ｙｌｌえば動作中のデ
ータ処理装置２０の出力データが出力される。従って、
制御回路１０．１１は、該出力データに基づいて同一の
制御により、それぞれデータ処理装置２０および２１の
内部状態を変更させ、データ処理装置２０．２１の内部
状態は同一に制御される。このとき、装置選択信号１０
０によってテータ処理装＠２１を出力させ、２０を待機
中とすることによって使用中の装置を置換しても、デー
タ処理装置２１の内部状態は、すでに以前の出力データ
に基づいて適切に変更されているため、継続して動作す
ることが可能である。すなわち、該装置の出力データに
よって動作している伝送回線婢は、例轡サービスを中断
することはない。
ータ処理装置２０の出力データが出力される。従って、
制御回路１０．１１は、該出力データに基づいて同一の
制御により、それぞれデータ処理装置２０および２１の
内部状態を変更させ、データ処理装置２０．２１の内部
状態は同一に制御される。このとき、装置選択信号１０
０によってテータ処理装＠２１を出力させ、２０を待機
中とすることによって使用中の装置を置換しても、デー
タ処理装置２１の内部状態は、すでに以前の出力データ
に基づいて適切に変更されているため、継続して動作す
ることが可能である。すなわち、該装置の出力データに
よって動作している伝送回線婢は、例轡サービスを中断
することはない。
以上のように、本発明においては、内部状１１ｔ−南す
るデータ処理装置を２組使用したりダンダント構成ｐｃ
おいて、上記２組のデータ処理装置は、外部から構成さ
れる装置選択偏ぢ゛によって相補的ｆＣ出力するように
構成され、いずれか一方の出力データに基づいて同一の
制御を行なう２つの制御回路出力によって、それぞれの
内部状態が同一の状態に友史されるように構成したから
、待機中の前記データ処理装置の内部状態は常に動作中
のデータ処理装置の内部状態と同一に制御されている。
るデータ処理装置を２組使用したりダンダント構成ｐｃ
おいて、上記２組のデータ処理装置は、外部から構成さ
れる装置選択偏ぢ゛によって相補的ｆＣ出力するように
構成され、いずれか一方の出力データに基づいて同一の
制御を行なう２つの制御回路出力によって、それぞれの
内部状態が同一の状態に友史されるように構成したから
、待機中の前記データ処理装置の内部状態は常に動作中
のデータ処理装置の内部状態と同一に制御されている。
従って、データ処理装置の切ｔ；えを行った際に、切替
えられたｈのデータ処理装置は、継続的に動作すること
が可能であり、外部へは切替前の出力データに引続いた
継続データを出力する。従って、該出力データによって
動作する伝送（ロ）−等は、例等サービスを中断するこ
とはない。すなわち、＾信頼度のサービスが提供できる
効果がある。
えられたｈのデータ処理装置は、継続的に動作すること
が可能であり、外部へは切替前の出力データに引続いた
継続データを出力する。従って、該出力データによって
動作する伝送（ロ）−等は、例等サービスを中断するこ
とはない。すなわち、＾信頼度のサービスが提供できる
効果がある。
図は本発明の一実施例を示すブロック図である。
図において、１０．１１・・・制御回路、２０．２１・
・・データ処理装置、１００・・・装置選択信号、１０
１・・・出力端子。 代理人弁理士 住 １）憤 宗
・・データ処理装置、１００・・・装置選択信号、１０
１・・・出力端子。 代理人弁理士 住 １）憤 宗
Claims (1)
- 出力データに基づいて内部状１１ｔ−変化させ、該変化
された内部状態によって動作し次の出力データを出すよ
うな処理装置を２組備えて、通常祉―記２組の処理装置
のうち１組によって処理を行ない異常時には他の１組に
よって処理するようにしたリダンダント構成装置におり
て、埃在使用中の装置の出力データを傍受して待−中の
装置の内部状１ｍを変更する手段と、外部からの制＃信
号（より紬記２組の処理装置の現用または待機の状ｍを
反転させる手段とを備えて、前！ｔ２組の処理装置の内
部状態は常に一致するようにしたことを特徴とするりダ
ンダント構成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57067485A JPS58186243A (ja) | 1982-04-23 | 1982-04-23 | リダンダント構成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57067485A JPS58186243A (ja) | 1982-04-23 | 1982-04-23 | リダンダント構成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186243A true JPS58186243A (ja) | 1983-10-31 |
Family
ID=13346323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57067485A Pending JPS58186243A (ja) | 1982-04-23 | 1982-04-23 | リダンダント構成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186243A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998035471A1 (en) * | 1997-02-11 | 1998-08-13 | Excel Switching Corporation | Redundancy arrangement for telecommunications system |
-
1982
- 1982-04-23 JP JP57067485A patent/JPS58186243A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998035471A1 (en) * | 1997-02-11 | 1998-08-13 | Excel Switching Corporation | Redundancy arrangement for telecommunications system |
| US6005841A (en) * | 1997-02-11 | 1999-12-21 | Excel Switching Corporation | Redundancy arrangement for telecommunications system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01245335A (ja) | プログラマブルコントローラの多重化システム | |
| JPS58186243A (ja) | リダンダント構成装置 | |
| JPH08316957A (ja) | 二重化ネットワーク管理システム | |
| JP2005115472A (ja) | 運行管理装置 | |
| JP2818002B2 (ja) | チャネルスイッチ制御方式 | |
| JPH05244225A (ja) | 無中断系切り替え方法 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JPS638500B2 (ja) | ||
| JPS59148492A (ja) | 二重化構成電子交換機の再開処理方式 | |
| JPS5955653A (ja) | リダンダント構成装置 | |
| JP2511542B2 (ja) | 情報処理システム | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JPH0764602A (ja) | 二重化制御装置 | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPH0346050A (ja) | 入出力制御装置の拡張方式 | |
| JPH05130656A (ja) | ２重化制御処理装置運転動作モード切替方法および複数の被制御装置に対する２重化制御処理装置による制御処理方法 | |
| JPH04310154A (ja) | 受信メッセージのリカバリ方法 | |
| JPS62245362A (ja) | マルチプロセツサシステムのリセツト方式 | |
| JPH0433442A (ja) | パケット交換システム | |
| JPS5895455A (ja) | 再開処理方法 | |
| JPH05153073A (ja) | 多重化回路 | |
| JPH117430A (ja) | 並列処理システムバックアップ方式 | |
| JPS6326751A (ja) | 入出力制御装置 | |
| JPS60114955A (ja) | 分散処理計算機システム | |
| JPS59175257A (ja) | 回線情報通知方式 |