JPS5955653A - リダンダント構成装置 - Google Patents

リダンダント構成装置

Info

Publication number
JPS5955653A
JPS5955653A JP16496382A JP16496382A JPS5955653A JP S5955653 A JPS5955653 A JP S5955653A JP 16496382 A JP16496382 A JP 16496382A JP 16496382 A JP16496382 A JP 16496382A JP S5955653 A JPS5955653 A JP S5955653A
Authority
JP
Japan
Prior art keywords
data
output
circuits
output data
internal state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16496382A
Other languages
English (en)
Inventor
Katsumi Onuki
大貫 克己
Takao Nishitani
隆夫 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP16496382A priority Critical patent/JPS5955653A/ja
Publication of JPS5955653A publication Critical patent/JPS5955653A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、デジタル情報の伝送装置等において使用され
る処理装置のりダンダント構成に関する。
PCM方式等のデジタル情報の伝送装置においては、高
い信頼性が要求されるため、リダンダント構成が用いら
れることが多い。リダンダント構成とは、同一の通信装
置を2組設置して、通常はどちらか一方の装置で運用し
ていて、他方は待機中にしておき、使用中の装置が故障
したり警報を発する場合には、待機中の装置を使用中の
装置に置換して運用することにより、装置故障による伝
送路の切断が発生しないようにする構成をいう。
しかし、単に2組の装置を並設しただけでは、切替時点
において、エラーがな(回線をすみやかに復帰させるこ
とは困難である。特に、近年のデジタル伝送装置に使用
される処理装置等においては、その出力データに基づい
て内部状態を変更し、該変更された内部状態圧よって動
作して次の出力データを出力するようなものがある。例
えば、文献IEEE Transaction on 
Corrmunication (Volcom−29
43march 1981 pp 337〜345 )
に記載されているDSI (Digital 5pee
ch Interpolation’)装置において使
用される回線割当処理プロセッサ(Assigment
 Processor )は、内部に2つのメモリを有
し、接続中のPCMチャネルおよび空きのD8Iチャネ
ルを記憶している。上記2つのメモリの内容は、該処理
装置の出力データに基づいて書き替えられて、次の回線
割当て処理時に参照される。このような多数のパラメー
タによってコントロールされる処理装置は、単に現用と
予備を2組備えたのみでは、一方の故障時にサービスの
中断な(他方の装置によって継続動作させることは不可
能である。すなわち、待機中の装置が、使用中の装置の
内部状態を保持していなければ、伝送回線の復帰に時間
がかかったり、または回線が復旧できない状態が発生す
る。
これを、解決するために、待機中の装置にも現在使用中
の装置の出力を入力させることにより、待機中の装置の
内部状態を変更させて、常に使用中の装置の内部状態と
同じにしてお(ことが考えられる。これにより、待機中
の装置に切替えられたときに、使用中の装置に引続いて
動作することができ、回線の中断等を生じないようにす
ることが可能である。しかし、装置の内部パラメータを
外部からの制御により変化させながら動作を行なわせた
り、現在使用中の装置をある時点から新しいパラメータ
で動作させたりする必要がある場合においても、切替時
点で瞬時に切替えられ、サービスの不連続や回線の中断
を生じさせないためには、2つの装置の同一動作だけで
は不充分である。
本発明の目的は、使用中の装置から新しいパラメータを
持った待機中の装置に切替えるような場合においても、
円滑に切替えることが可能なりダンダント構成装置を提
供することにある。
本発明のりダンダント構成装置は、出力データに基づい
て内部状態を変化させ、該変化された内部状態によって
動作し次の出力データを出すような処理装置を2組備え
て、通常は前記2組の処理装置のうち1組によって処理
を行ない異常時には他の1組によって処理するようにし
たりダンダント構成装置において、外部からの制御信号
により上記2組の処理装置の現用または待機中の状態を
反転させる手段と、前記2組の処理装置の出力側圧接続
された出力端子からの出力データを外部から与えられる
変換回路制御データに従って変換する2個の変換回路と
、外部から与えられる選択回路制御信号によって上記変
換回路出力または前記出力端子からの出力データを択一
的に選択して後記制御回路へそれぞれ供給する2個の選
択回路と、該選択回路の出力データに基づいて前記処理
装置の内部状態をそれぞれ変更制御する2個の制御回路
とを備えたことを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
第1図は、本発明の一実施例を示すブロック図である。
すなわち、データ処理装@4o、4tは、内部メモリ等
に格納されたパラメータ(内部状態)Kよって一定のデ
ータ処理動作を行ない処理結果(5) を出すが、その出力は外部から構成される装置選択信号
102によって相補的に制御され、一方が出力端子10
4に出力するときは他方は出力せず待機中の状態となる
。しかし、出力データは、変換回路10および11双方
に入力される。変換回路10.11は、外部から与えら
れる変換回路制御データ100に従って所定のデータ変
換を行なう。選択回路20は、外部からの選択回路制御
信号101によって変換回路10の出力する変換データ
または、出力端子104の出力データを択一的に選択し
て制御回路30へ供給する。選択回路21は、外部から
の選択回路制御信号103によって、同様に変換回路1
1の出力または出力端子104の出力データを択一的に
選択して制御回路31に送る。制御回路30.31は、
それぞれの入力信号に基づいて、それぞれデータ処理装
置40゜41の内部メモリ等を書き替えることにより内
部状態を変化させる。従って、例えば、今、データ処理
装置40が使用中であり、その出力が出力端子104か
ら他の装置へ送出されているとき、該(6) 出力データは、直接またはデータ変換されてデータ処理
装置40自身の内部状態を変化させると共に、データ処
理装置41の内部状態も同様に変化させることが可能で
ある。
通常は、選択回路20.21は、共に出力端子104の
出力データを選択していて、データ処理装置40.41
の内部状態は同一に制御される。
しか12、外部から変換回路10.11に変換回路制御
データ100を与え、かつ、選択回路制御信号101,
103によって選択回路20.21に変換回路出力を選
択させることにより、出力端子104のデータが適当な
値に変換されたデー′夕に基づいて制御回路30.31
がデータ処理装置40 。
41の内部状態を変更して行(こともできる。上記いず
れの場合であっても、データ処理装置40゜410内部
状態は全(同一に制御されているから、何時でも使用中
の装置40を待機中の装置411C切替えることができ
る。すなわち、リダンダント構成とな°る。
動作途中で動作パラメータを変更したい場合には、次の
ようにして行なうことができる。今、上述と同様に、デ
ータ処理装置40が使用中で、41が待機中であり、選
択回路20.21は共に出力端子104の出力データを
選択して、データ処理装置40.41の内部状態は同一
に制御されているものとする。動作パラメータの変更に
先立って、先ず外部から変換回路制御データ100を変
換回路10.11に与えて出力データを変換させる。
そして、選択回路制御信号103を選択回路21に与え
ることにより、変換回路11の出力データを制御回路3
1に入力させて、制御回路31は該変換されたデータに
基づいて新しいパラメータに翻訳してデータ処理装置4
1の内部状態を変化させる。従って、装置が切替えられ
ても情報の不連続が生じないように準備される。しかし
、選択回路20は依然として出力端子104の出力デー
タを選択していて、データ処理装置40は、従来と同様
な状態で動作を継続中であり、出力端子104にはデー
タ処理装置40の出力が送出されている。
一方、データ処理装置41は、上記出力データが変換さ
れたデータに基づいて内部状態が制御され、その内部状
態によって動作するが、出力は出さないで待機中の状態
である。すなわち、この切替準備段階の状態では、デー
タ処理装置40と41とは、一時的に異なったパラメー
タによって動作しており、出力データは処理装置40の
処理結果が出力されている。この間において、データ処
理装置40は、必要があれば切替時点で伝送路等に支障
をぎたすことがないように、例えば回線割当範囲を減少
させる等の準備動作を外部から与えられる制御信号等に
よって行なう。そして、データ処理装置41の内部状態
が、新しいパラメータになった時点で、装置選択信号1
02によってデータ処理装置41の出力を出力端子10
4に出力させれば、データ処理装置41は当然新しいパ
ラメータによって処理動作を行ない、その処理結果は出
力端子104から外部へ送°出される。すなわち、パラ
メータの切替えが、瞬時に可能であり、外部へは継続し
て出力デーダを供給可能である。上記切替時点と同時に
、選択]制御信号101によって(9) 選択回路20に変換回路10の出力を選択させ、制御回
路30は、該変換されたデータに基づいてデータ処理装
置40の内部状態を制御する。従って、切替時点以後は
、データ処理袋#40の内部状態はデータ処理装置41
の内部状態と同一に制御され、待機中の状態となる。す
なわち、再びリダンダント構成となる。
上述のように1本実施例では、使用中の処理装置と待機
中の処理装置とが全(同一の内部状態に制御されて、何
時切替えられてもサービスの中断等が生じないリダンダ
ント構成とするのみならず、途中から出力データが変換
されたデータに基づ(新しいパラメータによって動作さ
せるような場合においても、あらかじめ待機中の処理装
置の内部状態を新しいパラメータにすることによって、
切替時に情報の不連続、サービスの中断等が生じないよ
うに構成されている。切替後も勿論リダンダント構成に
よって高信頼度が保証される。
第2図は、本発明の他の実施例を示すブロック図であり
、前述と異なる所は、第1図に示した変(10) 検回路制御データ100に代えて、システム制御データ
105が外部から供給されることにある。
ここでシステム制御データ105は、変換回路制御デー
タの他に、装置を制御する各種のデータを含んでいるも
のとする。そして、該データ105は、データ処理装置
40.41にも供給されて、これらの内部状態を外部か
ら直接的に変更することが可能である。従って、第1図
に示された前述の実施例よりも迅速な内部状態の変更が
実現できる利点がある。なお前述の切替準備段階におけ
るデータ処理装置40の動作変更等が容易となる。
以上のように、本発明においては、2つの処理装置の内
部状態を全く同一に制御することにより、何時でも待機
中の処理装置に切替えられることにより高信頼度のサー
ビスが提供できる。さらに、待機中の処理装置の内部状
態のみな新しいパラメータに変換した後に、使用中の装
置を待機中の装置に切替えられる構成としたから、途中
からパラメータを変更するような場合においても、情報
の中断を生ぜず円滑に切替えることができる。切替後は
勿論リダンダント構成により高信頼度のサービスが提供
される。すなわち、信頼性および融通性に富むリダンダ
ント構成を提供することが可能である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
本発明の他の実施例を示すブロック図である。 図において、10.11・・・変換回路、20.21・
・・選択回路、30.31・・・制御回路、40.41
・・・データ処理装置、100・・・変換回路制御デー
タ、101.103・・・選択回路制御信号、102・
・・装置選択信号、104・・・出力端子、105・・
・システム制御データ。 代理人 弁理士 住 1)俊 宗

Claims (1)

    【特許請求の範囲】
  1. 出力データに基づいて内部状態を変化させ、該変化され
    た内部状態によって動作し次の出力データを出すような
    処理装置を2組備えて、通常は前記2組の処理装置のう
    ち1組圧よって処理を行ない異常時には他の1組によっ
    て処理するようにしたリダンダント構成装置において、
    外部からの制御信号により上記2組の処理装置の現用ま
    たは待機中の状態を反転させる手段と、前記2組の処理
    装置の出力側に接続された出力端子からの出力データを
    外部から与えられる変換回路制御データに従って変換す
    る2個の変換回路と、外部から与えられる選択回路制御
    信号によって上記変換回路出力または前記出力端子から
    の出力データを択一的に選択して後記制御回路へそれぞ
    れ供給する2個の選択回路と、該選択回路の出力データ
    に基づいて前記処理装置の内部状態をそれぞれ変更制御
    する2個の制御回路とを備えたことを特徴とするりダン
    ダント構成装置。
JP16496382A 1982-09-24 1982-09-24 リダンダント構成装置 Pending JPS5955653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16496382A JPS5955653A (ja) 1982-09-24 1982-09-24 リダンダント構成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16496382A JPS5955653A (ja) 1982-09-24 1982-09-24 リダンダント構成装置

Publications (1)

Publication Number Publication Date
JPS5955653A true JPS5955653A (ja) 1984-03-30

Family

ID=15803193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16496382A Pending JPS5955653A (ja) 1982-09-24 1982-09-24 リダンダント構成装置

Country Status (1)

Country Link
JP (1) JPS5955653A (ja)

Similar Documents

Publication Publication Date Title
JPH02257735A (ja) ネットワーク制御パス網の予備回線制御方式
JPS5955653A (ja) リダンダント構成装置
KR100448218B1 (ko) 이중화 보드 시스템 및 그의 이중화 보드 절체 방법
JP3268460B2 (ja) 伝送路切替制御方法およびその装置
JPH05227056A (ja) 冗長構成回路のアラーム検出方式
JPS58186243A (ja) リダンダント構成装置
JPH057213A (ja) Atmセルスイツチ系切替方式
JP3061691B2 (ja) 通話路装置
US6510134B1 (en) Non-break change-over device for redundancy system in information transmission systems
JPS628832B2 (ja)
JPH0563802A (ja) 交換機の二重化装置
JPH0286236A (ja) クロック切替回路
JP2663487B2 (ja) デジタル通信装置
KR100353714B1 (ko) 알.티/큐.알.티 셀 데이터간 이중화 스위칭방법
JPH04260244A (ja) ループ接続された局用監視局
JPH01188035A (ja) 回線切替装置
JPH04205102A (ja) 二重化システム
JPS60259026A (ja) N:1の現用予備装置における自動切替方法
JPH036741A (ja) 二重化システムのデータ出力装置
JPH05197662A (ja) 情報処理装置
JPS63136837A (ja) 光アクセス回路
JPH05241875A (ja) 冗長化cpuユニットの切り替え制御装置
JPH0662010A (ja) 通信インタフェースアダプタ装置
JPH03265238A (ja) 通信装置
JPS59200531A (ja) 二重化切替方式