JPH02166535A - 共通メモリを備えるプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数のコンピュータ本体装置とこれらに共通の共通バス
との間に上記コンピュータ本体装置ごとに設けられる共
通バスドライバとを含むプロセッサシステムに関し、 共通バスに接続される共通メモリ装置の信頼性を向上さ
せることを目的とし、 共通バスドライバごとに異なるアドレスが割当られた共
通メモリと、自己の共通メモリのアドレスを他の共通バ
スドライバ内の共通メモリのアドレスに変換するアドレ
ス変換装置とをそれぞれの共通バスドライバに設け、コ
ンピュータ本体装置からこれに接続された共通バスドラ
イバ内の共通メモリのアドレスによってアクセスされた
ときにはこのアドレスによって自己の共通メモリにアク
セスするとともに、上記アドレス変換装置によってこの
アドレスを他の共通バスドライバ内の共通メモリのアド
レスに変換して共通バスに送出するように構成した。

〔産業上の利用分野〕

複数のコンピュータ本体装置とこれらに共通の共通バス
との間に上記コンピュータ本体装置ごとに設けられる共
通バスドライバとを含むプロセッサシステムに関する。

〔従来の技術〕

第４図に示すように、中央処理装置Ｐ、主記憶装置Ｍ、
入出力チャネル装置ｒｏを含む複数のコンピュータ本体
装置Ｓ、、Ｓ２．−・−−−−−にそれぞれ設けられた
共通バスアダプタ装置Ａ、、Ａ！　。

・−と、これらコンピュータ本体装置にそれぞれ対応し
て設けられる共通バスドライバＤ’　、、Ｄ’２、−・
−−一−−を介して共通バスＢを接続し、この共通バス
に一般のチャネル装置には接続できないような特殊なイ
ンタフェースＩＦを接続してＩ１０装置として例示した
ような外部装置との高速データ転送や高速割込み応答を
可能としたプロセッサシステムが用いられている。

なお、Ｉ１０チャネル装置１０．．１０□はそれぞれの
コンピュータ本体装置に設けられる慣用のチャネル装置
であり、例えば磁気ディスク装置などが！１０装置とし
て接続される。

さらにこのようなプロセッサシステムにおいては、この
共通バスＢに接続されている各種のインタフェースをこ
れら複数台のコンピュータ本体装置から共用することに
よっていずれかのコンピュータ本体装置が故障したとき
にも他のコンピュータ本体装置によって業務をバックア
ップし得るようにすることが行われており、この共通バ
スに共通メモリＣＭを接続することによって上記のバッ
クアップを容易かつ迅速に行うことができる。

すなわち、このようなシステムにおいては故障したコン
ピュータ本体装置で実行されていた業務を速やかに別の
コンピュータ本体装置に移さなければならず、この切替
時間の短縮を図るためにこれら複数のコンピュータ本体
装置からアクセスできる共通バス上に前記の共通メモリ
ＣＭを設け、この共通メモリを介してデータの連続性を
保ちながら上記業務の切替えを行うようにしている。

〔発明が解決しようとする課題〕

上記のような高信頼度のシステムにおける共通メモリＣ
Ｍは極めて高い信頼性が要求されるので、この共通メモ
リ自体を第１図に図示したように二重化することが行わ
れるが、このメモリを制御するメモリ制御装置を含めて
二重化することは装置を大掛かりなものとするばかりで
なく制御も複雑になるため実用化が困難であり、この部
分で信頼性が低下するという問題があった。

本発明は共通バスに接続される共通メモリ装置の信頼性
を向上させることを目的とする。

〔課題を解決するための手段〕

第１図の原理図に示すように、複数のコンピュータ本体
装置Ｓ　ｒ　、　　Ｓ　ｚ　、−’−・とこれらに共通
の共通バスＢとの間に上記コンピュータ本体装置ごとに
設けられる共通バスドライバＤＩ　Ｉ　　Ｄ！　＋　・
・・−・とを含むプロセッサシステムにおいて、これら
の共通バスドライバＤＩ　Ｉ　　Ｄ２　＋　・−・−ご
とに異なるアドレスが割当られた共通メモリＭｌ　、　
Ｍ２１・−・と、自己の共通メモリのアドレスを他の共
通バスドライバ内の共通メモリのアドレスに変換するア
ドレス変換装置Ｃｒ　、　　Ｃｍ　、・〜・−とをそれ
ぞれの共通バスドライバＤ、、Ｄ、、・・・−・に設け
、コンピュータ本体装置Ｓｍからこれに接続された共通
バスドライバＤｍ内の共通メモリＭｍのアドレスによっ
てアクセスされたときにはこのアドレスによって自己の
共通メモリＭｍにアクセスするとともに、上記アドレス
変換装置Ｃｍによってこのアドレスを他の共通バスドラ
イバＤｎ内の共通メモリＭｎのアドレスに変換して共通
バスに送出するように構成した。

〔作　用〕

第１図を参照して説明すると、一方のコンピュータ本体
装置、例えば＃２コンピュータ本体装置Ｐ２が自己の共
通メモリＭ２に割当られたアドレスによってアクセスす
ると、この＃２コンピュータ本体装置Ｐ２に接続されて
いる共通バスドライバＤ２内の共通メモリＭ２にこのア
ドレスでアクセスすると同時に、このアドレスを他の共
通バスドライバＤ＋　内の共通メモリＭＩに割当られて
いるアドレスに変換して共通バス上に送出して他方の共
通メモリＭ、にアクセスする。

したがって、このアクセスが書込みのためのアクセスで
ある場合には自己の共通メモリＭ２と他方の共通メモリ
Ｍ１とに二重に書込まれることになる。

また、このアクセスが読出しのためである場合には自己
の共通メモリＭ２から読出したデータにエラーが検出さ
れなければ他方の共通メモリＭからの読出しは行わない
が、自己の共通メモリＭ２に異常があったり、読出した
データにパリティチエツクなどによってエラーが検出さ
れた場合には他方の共通メモリＭ１から正しいデータの
読出しを行うことができる。

第２図は上記のような処理を行うための共通バス上のメ
モリマツプの例を示すものであり、アドレス“０５００
００００”〜“０５４０００００“は＃ｌ共通バスドラ
イバ内のメモリに、また、アドレス“０６００００００
″〜“０６４０００００”は＃２共通バスドライバ内の
メモリにそれぞれ４ＭＢずつ割当られており、このよう
な割当方式によれば第２桁目の値を±１することによっ
てアドレス変換を行うことができるので、アドレス変換
装置Ｃにおける処理が容易になる利点がある。

なお、この第２図におけるその他のアドレス領域は本発
明とは直接関係しないが、コンピュータ本体装置の主記
憶装置に３２ＭＢずつ、また入出力インタフェースの制
御レジスタにＩＧＢ割当てたものとして示しであるが、
３つ以上の共通メモリを用いる場合にはこの入出力イン
タフェースに対するアドレス領域の一部を用いることが
できることはいうまでもない。

〔実施例〕

第３図は本発明を適用した共通バスドライバＤの実施例
を示すものである。なお、以下に説明するこの第３図の
共通バスドライバの動作は共通バスドライバ制御回路Ｄ
Ｃの制御によって行われるものであるが、説明を簡明に
するためにこの共通ハスドライバ制御回路ＤＣの処理へ
の関与については言及しない。

コンピュータ本体装置から共通バスに対して書込みを行
う場合には、先ず共通バスアクセス要求信号が共通バス
ドライバ制御回路ＤＣに送られ、これを受信したこの共
通バスドライバ制御回路は図示しない共通バスアクセス
管理装置に対してアクセス権要求信号を送出し、上記共
通バスアクセス管理装置がこの信号に応答してアクセス
許可信号を返送して共通バスドライバ制御回路ＤＣが受
信すると、ゲートＧＩに制御信号Ｃ１を送出してこのゲ
ートＧ１を遮断状態にしてアドレスレジスタＲａからコ
ンピュータ本体装置へのアドレスの送出を禁止し、コン
ピュータ本体装置から共通バスアドレスが送られてくる
のを待つ。

この共通バスアドレスが到来すると制御信号Ｃ２でセレ
クタＳＩを切替えてこのコンピュータ本体装置からのア
ドレスをアドレスレジスタＲａに格納する。これと同時
に、制御信号Ｃ５によってゲートＧ、を遮断状態として
データレジスタＲｄのデータをコンピュータ本体装置に
送出するのを禁止するとともに、制御信号Ｃ６によって
セレクタＳ２を切替えてコンピュータ本体装置から送ら
れてくるデータをこのデータレジスタＲｄに格納する。

上記のようにしてアドレスレジスタＲａに格納されたア
ドレスの内容をメモリアドレスチエツク回路ＣＡで検査
し、このアドレスが自己の共通バスドライバ内の共通メ
モリＭｍを指定しているものである場合にはこの共通メ
モリＭｍにこのアドレスによってアクセスするとともに
、制御信号Ｃ１によってアドレス変換手段ＡＣを起動し
、このアドレスを他のコンピュータ本体装置に接続され
ている共通バスドライバ内の共通メモリＭｎのアドレス
に変換して制御信号Ｃ４によって導通状態にされるゲー
トＧ２からこの変換されたアドレスをアドレス共通バス
Ｂａに送出する。

なお、このアドレス変換は、先に第２図について説明し
たように、１６進アドレスのいずれか適当な１つの桁を
±１することによって変換が行われるようなアドレスを
それぞれの共通メモリＭ１゜Ｍ２、−−−−一・に割当
ておくことによって容易に実行することができる。

上記制御信号Ｃ４によってゲートＧｔを導通状態とする
と同時に制御信号Ｃ７を供給してゲートＧ、を導通状態
にすることによってデータレジスタＲｄからデータ共通
バスＢｄにデータを送出するとともに書込を要求する他
のコンピュータ本体装置に接続されている共通バスドラ
イバに共通バス書込要求信号を送出するので、この書込
を要求された共通バスドライバ内の共通メモリＭｎにも
共通メモリＭｍと同一のデータが書込まれる。

また、コンピュータ本体装置からのアドレスが他の共通
バスドライバ内の共通メモリのアドレスであることが前
記メモリアドレスチエツク回路ＣＡで検出された場合に
は、アドレス変換回路ＡＣで自己の共通メモリのアドレ
スに変換してから自己の共通メモリに書込みを行うとと
もに、このアドレスに変換処理を行うことなくゲートＧ
２からアドレス共通バスＢａに送出することによってコ
ンピュータ本体装置からのアドレスに対応するアドレス
を有する他の共通バスドライバ内の共通メモリにも書込
みを行なう。

なお、上記のように自己の共通メモリと他の共通メモリ
との二重に書込みを行うときに、いずれかの共通メモリ
に故障などの異常があれば、この異常な共通メモリに対
しての書込みは行わないようにすることができる。

また、コンピュータ本体装置からセレクタＳ。

を介してアドレスレジスタＲａに格納されたアドレスが
第１図に示したＩ１０インタフェース装置ＩＦに対する
アドレス、例えば第２図の“ｃｏｏｏｏ。

００”〜“ＦＦＦＦＦＦＦＦ”間のアドレスであった場
合には、アドレス変換装置ＡＣはこのアドレスを変換す
ることなくそのままゲートＧ２を介してアドレス共通バ
ス）３ａに送出するだけで、共通メモリＭに対するアク
セスは行わない。

なお、第２図図示の例でアドレス“ｏｏｏｏｏｏｏｏ”
〜“０４００００００”に割当てられている各コンピュ
ータ本体装置内の主記憶装置ＭＭのアドレスはそれぞれ
のコンピュータ本体装置内で使用されるものであり、共
通バスドライバＤでの処理は要求されない。

次にコンピュータ本体装置が他のコンピュータ本体装置
に接続されている共通バスドライバ内の共通メモリから
の読出しを行う場合について説明する。

共通バスアクセス要求信号がコンぐユータ本体装置から
共通バスドライバ制御回路ＤＣに送られるとこの共通バ
スドライバ制御回路は共通バスに対してアクセス権要求
信号を送出し、共通バスアクセス管理装置がこの信号に
応答するとコンピュータ本体装置から所要のアドレスを
送出して共通バスドライバＤ内のアドレスレジスタＲａ
に格納する。

このアドレスはメモリアドレスチエツク回路ＣＡでチエ
ツクされ、いずれかの共通メモリのアドレスである場合
にはこのアドレスを自己の共通メモリＭｍのアドレスに
変換してこのメモリからデータを読出し、制御信号Ｃ６
によって選択された状態にあるセレクタＳ２の入力端子
からこのセレクタを介してデータレジスタＲｄにこの読
出したデータを一旦格納してから制御信号Ｃ６によって
導通状態にあるゲー）Ｇ３を経てコンピュータ本体装置
に送出する。

すなわち、この場合には共通バスにアクセスすることな
く、したがってコンピュータ本体装置から与えられたア
ドレスではなく、自己の共通バスドライバ内の共通メモ
リＭｍのこのアドレスに対応するアドレスから所要のデ
ータが読出されることになる。

このとき、自己の共通バスドライバ内の共通メモリＭｍ
に異常があれば、コンピュータ本体装置からのアドレス
はアドレスレジスタＲａからアドレス変換手段ＡＣによ
って変換されることなくゲ）Ｇｚからアドレス共通バス
Ｂａに送出され、他の共通バスドライバ内の共通メモリ
Ｍｎがアクセスされて読出されたデータがデータ共通バ
スＢｄ上に出力される。

このデータはデータ共通バスＢｄから制御信号Ｃ６によ
ってセレクタＳ２で選択されてデータレジスタＲｄに格
納された後、ゲー）Ｇ３を経てコンピュータ本体装置に
転送される。

なお、上記のメモリアドレスチエツク回路ＣＡの検査結
果が共通メモリのアドレスでない場合にはアドレス変換
を行わずにアドレス共通バスＢａにアクセスしてデータ
を続出してデータ共通パスＢｄ上の送出し、このデータ
をコンピュータ本体装置に転送する。

次にデータ共通バスＢｄ上のデータの共通メモリＭｍへ
の書込みについて説明する。

共通バスドライバは自分で共通バスをアクセスしていな
い場合には常にアドレス共通バス１３ａ上のアドレスを
セレクタＳ１を介してアドレスレジスタＲａに取り込ん
でおり、このアドレスをゲートＧ、からコンピュータ本
体装置に通知するとともにメモリアドレスチエツク回路
ＣＡで検査している。

もしこのアドレスが自己の共通メモリＭｍのアドレスで
あり、さらに他の共通ハスドライバから共通メモリアク
セス要求があった場合にはこのアドレスによって自己の
共通メモリＭｍにアクセスするとともにデータ共通バス
Ｂｄ上にあるデータをセレクタＳ２を介してデータレジ
スタＲｄに取込むことによって、このデータをこの共通
メモリＭｍに書込む。

なお、上記アドレスレジスタＲａに格納されているアド
レスがコンピュータ本体装置の主記憶装置のアドレスで
ある場合には、このコンピュータ本体装置から共通バス
応答要求信号が送出されるので、共通バスドライバはデ
ータ共通バスＢｄ上のデータをコンピュータ本体装置に
転送することによってデータ共通バス上のデータを主記
憶装置に書込み得るようにする。

次に、他の共通バスドライバから共通メモリの読出しを
要求された場合の動作について説明すると、前記のよう
に共通バスドライバは自分で共通ハスをアクセスしてい
ない場合には常にアドレス共通バスＢａ上のアドレスを
アドレスレジスタＲａに読込むとともにメモリアドレス
チエツク回路ＣＡで検査しているから、自己の共通メモ
リのアドレスを検出したときにはアドレスレジスタＲａ
が格納しているアドレスによって自己の共通メモ’Ｊ　
Ｍ　ｍにアクセスしてデータを読出してデータレジスタ
Ｒｄに格納する。

もし、読出し要求されたアドレスがコンピュータ本体装
置の主記憶装置のアドレスであった場合には、この本体
装置から共通バス応答要求信号が共ｊＪ１バスドライバ
制御回路ＤＣに供給され、この共通バスドライバは制御
信号Ｃ５によってセレクタＳ２を切替えてこの本体装置
からのデータをデータレジスタＲｄに格納し、さらにゲ
ートＣ４を制御信号Ｃ７によって導通状態とすることに
よってこのデータをデータ共通バスＢｄに送出する。

そして、制御信号Ｃ１によってゲートＧ４を導通状態に
してデータレジスタＲｄ内のデータをデータ共通バスＢ
ｄに送出する。

以上に説明した実施例は特殊な共通ハスを使用したもの
であるが、各種の共通バスにそのまま応用することが可
能であり、第１図の原理図に示したような二重化の場合
のみならず三重化以上の多重化システムにも適用し得る
ことは明らかであろう。

〔発明の効果〕

本発明によれば共通メモリが単に多重化されるばかりで
なくメモリ制御回路も多重化されるので信頼性が高い共
通メモリシステムを実現することができるばかりでなく
、従来から用いられている共通バスドライバにこの共通
メモリ装置を組み込むことによって共通バスの負荷の増
加が抑えられるという効果が達成される。

また、コンピュータ本体装置から他のコンピュータ本体
装置に接続されている共通バスドライバ内の共通メモリ
に格納されているデータを読出す際にも、自己のコンピ
ュータ本体装置の共通バスドライバからデータが読出さ
れるのでアクセスの高速化を図ることができ、さらに共
通バス自体に故障などがあってもデータを利用すること
ができるという格別の効果を有する。

Ｂ：共通バス Ｃ，、Ｃ，、、−ｍ−・−ニアドレス変換装置Ｄ：共通
バスドライバ

Claims (1)

1. 【特許請求の範囲】 複数のコンピュータ本体装置（Ｓ＿１，Ｓ＿２，………
   …）とこれらに共通の共通バス（Ｂ）との間に上記コン
   ピュータ本体装置ごとに設けられる共通バスドライバ（
   Ｄ＿１，Ｄ＿２，………）とを含むプロセッサシステム
   において、 これらの共通バスドライバ（Ｄ＿１，Ｄ＿２，………）
   ごとに異なるアドレスが割当られた共通メモリ（Ｍ＿１
   ，Ｍ＿２，………）と、自己の共通メモリのアドレスを
   他の共通バスドライバ内の共通メモリのアドレスに変換
   するアドレス変換装置（Ｃ＿１，Ｃ＿２，………）とを
   それぞれの共通バスドライバ（Ｄ＿１，Ｄ＿２，………
   ）に設け、 コンピュータ本体装置（Ｓｍ）からこれに接続された共
   通バスドライバ（Ｄｍ）内の共通メモリ（Ｍｍ）のアド
   レスによってアクセスされたときにはこのアドレスによ
   って自己の共通メモリ（Ｍｍ）にアクセスするとともに
   、上記アドレス変換装置（Ｃｍ）によってこのアドレス
   を他の共通バスドライバ（Ｄｎ）内の共通メモリ（Ｍｎ
   ）のアドレスに変換して共通バスに送出するようにした
   ことを特徴とする共通メモリを備えるプロセッサシステ
   ム。