JPH02146648A - メモリカード - Google Patents

メモリカード

Info

Publication number
JPH02146648A
JPH02146648A JP63299421A JP29942188A JPH02146648A JP H02146648 A JPH02146648 A JP H02146648A JP 63299421 A JP63299421 A JP 63299421A JP 29942188 A JP29942188 A JP 29942188A JP H02146648 A JPH02146648 A JP H02146648A
Authority
JP
Japan
Prior art keywords
bit
signal
memory element
chip
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63299421A
Other languages
English (en)
Inventor
Kenji Ishikawa
石河 賢治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63299421A priority Critical patent/JPH02146648A/ja
Publication of JPH02146648A publication Critical patent/JPH02146648A/ja
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は誤り訂正機能を有する記憶装置のメモリカード
に関する。
[従来の技術] 近年、コンピュータシステムの信頼度向上の観点より、
主記憶装置に於ける単一誤り訂正−2重誤り検出(SE
C−DED)方式か一般技術となっている。今後は、此
等固定単一ビット障害を、システム運用中に放置してお
くのではなく、いかにシステム運用をストップせずして
当該障害ビットの除去を代替えビットへ移行さぜるかが
課題となってきている。
[発明が解決しようとする課題] 従来の記憶装置では、単一ビット障害が発生した場合に
は、FCCに依り当該障害時のアドレス情報とビット位
置情報を一時保持回路に登録すると共に、システム全般
のザービス支援を行うサビスプロセッサ(S V P)
に通知を行い、保持回路上の情報を転送し、SVP内の
記憶部に登録する。定期保持時に保守員に依って、此等
1ビット障害時の履歴情報を採集し、記憶装置の電源を
遮断して、障害ビットに対応するメモリカード等の交換
を行って対処している。此の様な対応に於いては、24
時間運転等のシステムでは、仮りに1ビットの固定障害
の存在のまま運用していて、データ系の共通制御回路、
或いは記憶部で障害ビットと同じワード線上にある他の
ビットで間欠的に]ビット障害が発生すると、複数ビッ
ト障害となり、ECCて救済不nJな障害であり、シス
テムダウンに波及する場合かある。従って、此の様な場
合、1ビット固定障害か確認された場合には、即何等か
の方法で代替えのビット(記憶素子)に切り替える事が
望まれる。
[課題を解決するだめの手段] 本発明によるメモリカートは、 誤り訂正機能を有する記憶装置のメモリカードに於いて
、 記憶素子のアレイが第1の固有動作速度をもつMチップ
列×Nビット行の現用記憶素子群と、前記第1の固有動
作速度より速い第2の固有動作速度をもつ1チップの付
加記憶素子とに分割され、前記現用記憶素子群には、ア
ドレス信号、チップ列指定信号、及びNビットの書込デ
ータが供給され、前記現用記憶素子群は、Nビットの現
用読出データを出力し、 チップ選択信号に応答して、前記チップ列指定信号を選
択し、選択されたチップ列指定信号を出力する第1の選
択回路と、 ビット選択信号に応答して、前記Nビットの書込データ
の1ビットを選択し、選択された1ビットの書込データ
を出力する第2の選択回路とを有し、 前記付加記憶素子には、前記選択されたチップ列指定信
号と前記アドレス信号と前記選択された1ビットの書込
データが供給され、前記付加記憶素子は、1ビットの(
−1加読出データを出力し、さらに、選択制御信号に応
答し、前記Nビットの現用読出データと前記1ピツI・
の付加読出ブタのどちらか一方を選択し、選択されたN
ビ・ントの読出データを出力する第3の選択回路とを有
する。
[実施例] 以下、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例によるメモリカードの構成を
示し、説明の繁雑さを避ける為に2チ・ツブ列×Nビッ
トの記憶、素子アレイを記している。
以下構成並びに機能について説明する。
1−I、・・・ I  N  2  ++  ・・+ 
 2−N+及び1−N++は記憶、素子てあり、特に記
憶索子1−1.・・・、1.−N。
2−++ ・・・、2−Nは現用記憶素子群、記憶索子
1−N+1は現用記憶素子群の内、障害を呈した場合に
当該記憶素子を切り離して、代替えビットに切り替えを
行う為のイ・]加ビット記憶素子である。
3−3.・・・、3−Nは当該カードに印加されるNビ
ットの書込データであり、此等は各々対応するビット位
置の現用記憶素子群に転送されると共に、第2選択回路
22にも供給される。4は現用記憶素子群及び付加記憶
素子に供給されるアドレス信号並びにタイミング信号で
ある。
5は現用記憶素子群の2チップ×Nビットのアレイに対
するチップ列指定信号であり、チップ指定を行うデコー
ダ回路6とチップ指定一致回路]4に供給される。デコ
ーダ6の出力信号6−1゜6−2は各々2チップ列のチ
ップ列指定信号として、現用記憶素子群の対応する記憶
素子群へ供給されると共に、第1の選択回路(チップ選
択切替回路)12にも供給される。7−1.・・・+7
−Ni及び7−Ni+は、現用記憶素子群及び付加記憶
素子からの読出データビット情報であり、此等は第3の
選択回路9−1.・・、9−Nに供給される。
8−1.・・・、8−Nは各々第3の選択回路99−N
の出力信号であり、カード外に転送する読出データビッ
トとなる。
10は当該カードの固定障害ビット位置指定を行うデコ
ーダ回路であり、その出力1.1−、、・・1]−8は
、各々第3の選択回路91.・・・、9−Nの対応する
ビットの切替信号(選択制御信号)となる。13は現用
記憶素子群の内で固定障害が呈した場合の当該記憶素子
が、2チップ列のとちらのチップ列に属していたかを知
り、その記憶素子を付加記憶素子へ代替えを行う為の信
号となる。即ち、障害チップ列指定信号である。この信
号13は、チップ指定一致回路14に供給され、チップ
指定信号5との間で論理値が各々一致した場合のみ信号
15が出力され、この信号]5は第1の選択回路12の
切替信号(チップ選択信号)として供給されると共に、
論理積回路16の一方の入力にも供給される。18は外
部回路より入力される制御信号であり、先の論理積回路
16の他方の入力に供給される。
17は論理積回路16の出力信号であり、チップ選択信
号]5と制御(4号18の論理積として出力され、障害
ビット位置デコーダ回路10のイネブ少1≦号として供
給される。
1つは外部回路より供給される信号であり、当該カード
に搭載されている現用記憶素子群の内の障害データビッ
トに対する指定信号であり、20の一時保持回路へ供給
され、その出力21は、第2選択回路22の切替信号(
ビット選択信号)として供給されると共に、障害ビット
位置デコーダ回路の入力としても供給される。
第2の選択回路22は現用記憶素子群の内で、障害デー
タビット位置に属する書込データビットを、付加記憶素
子1.−Nilへ代替えさせるに要する選択回路であり
、その出力信号23は付加記憶素子]−0,への障害ビ
ット代替の書込データとなる。
24は第1の選択回路12の出力信号であり、障害記憶
素子を代替えの付加記憶素子へ交代すべき選択されたチ
ップ列指定信号となる。
第2図は、本発明の特徴の一つでもある記憶素子の個有
動作速度の1異を示すタイムチャートの一例である。
CS (A)及びRD (A)は、現用記憶素子群に用
いるアクセスタイム(TA)を有する記憶素子のタイム
チャートであり、C3(A)はチップ選択信号、RD 
(A)は読出データに対応する。
一方、CS (B)及びRD (B)は、イ・1加記憶
素子に用いるアクセスタイム(TB)を有するタイムチ
ャートであり、現用記憶素子と付加記憶素子との間での
個有性能(アクセスタイムで代表させる)は、TA>T
D十TBの関係を満すもので構成する。(TDは此の場
合は、性能差、即ちアクセスタイムの差を意味する) 以上の説明の様なメモリカードの構成に於いて、以下当
該カードで仮りに記憶素子1−1が固定障害を呈した場
合の代替(−J加ビット記憶素子1−N+1へ切り替え
る方法について説明する。
先ず、外部回路より、制御信号18を“0”として印加
し、選択回路9−1.・・・、9−Nに於いて、出力8
−1.・・・+8−Nに現用記憶素子群からの読出デー
タ7−1.・・・、7−Nが得られる様にすると共に、
障害データビット指定信号19が記憶素子1−1に割り
振られていたビット情報に対応する様与えられる。即ち
、付加記憶素子1−Ni1への書込データビットは、書
込データビット3−1に対応する様に選択回路22を切
り替える。
又、13には記憶素子1−1が属している障害チップ列
指定信号を印加しておき、付加記憶素子1−N+1への
選択されたチップ列指定信号は、選択回路12により、
出力にはチップ列指定信号6が供給される様にする。
その後、外部制御回路は、現用記憶素子群の内、第1チ
ップ列の全アドレス空間を再書込読出動作(通常、スワ
ップ動作二メモリのi番地のデータを読出し、その後そ
のデータを再度i番地に書込] 0 む)にて、逐次アドレスを昇順して読出し、その時の読
出データを誤り訂正回路へ印加し、障害ビットのデータ
を訂正し、その後訂正済データを誤り訂正符号化回路へ
印加して、ECC1号を付与し、再度メモリカードに書
込む為、記憶素子1に対するビットの障害は訂正され、
当該ビットの書込データは、第2選択回路22にて書込
データビット3−1に対応するデータビットが(=J加
記憶索子1−N+1への書込データとなり、書込まれる
。即ち、障害記憶素子1.−Iに記憶されていた全デー
タは、全て訂正されて、付加記憶素子1−N。1へ写し
替えられる事になる。
此の様なスワップ動作を、記憶索子1−4か有している
全アドレス空間について実行すれば、記憶素子1−1に
格納されている全データは、付加記憶素子1−N41へ
訂正されて書込まれる。
従って、此の時点で障害ビットはメモリカード上から無
くなる事になり、その後の動作としては、通常の読出動
作であれば、メモリアクセスのアドレス成分に於いて、
チップ指定が記憶素子1−1を含む障害チップ列であれ
ば、一致回路]4か動作し、且つ制御信号]8を“1”
にすれば、読出データとして選択回路9−1では、記憶
素子]−1の代替を行った付加記憶素子1−N+1から
のデータが出力され、他のビットの読出データは、現用
記憶素子群からのデータが選択回路9−2.・・、9−
Nを紅で出力される。又、書込動作に於いては、前述の
スワップ動作で説明した書込部と同じである。
以上の機能説明に於いて、付加記憶素子1−N+の読出
データビットは、選択回路9−1.・・・ 9−Nの全
てに接続されている為、データビット幅が多くなればな
る程、容量性の負荷か大きくなり、信号伝播時間が他の
現用記憶素子の読出データ線の伝号伝播時間に比し、増
加する事になる。又、付加記憶素子]−N11の書込デ
ータ線に対しても、選択回路22を経由する事に依る伝
播遅延時間が他の記憶素子に比し、増加する事が明らか
となる。
従って、本発明では、付加記憶素子]、 −Ni1に用
いる記憶素子の個有動作速度の性能は、他の記憶素子に
比し、速いものを用いる事に依り、伝播遅延時間の吸収
を図っている。
[発明の効果コ 以上説明した如く、本発明は、メモリカード内に交換用
記憶素子を付加しておく事に依り、装置当りの記憶素子
の固定単一ビット障害時に於ける切替用記憶素子を多く
備える事が可能となり、装置、或いはシステムの電源を
遮断して、障害カードを交換する事なく、予備記憶素子
へ交替させる事が可能となり、装置或いはシステムの信
頼度を向上させる効果がある。又、一方、付加記憶素子
の個有動作速度か他の現用記憶素子に比べて速い性能の
物を用いている為、データビット切り替え手段を提供す
るに要する諸々の回路での伝播遅延時間の増大分を吸収
する事になる。従って、(=J加記憶素子と現用記憶素
子とが同一の動作速度の性能であれば、前記の増大時間
分だけ装置のタイミング配分の時点で遅くなる事を見込
んで設計しておく必要があり、性能の悪化を招くが、本
発明の構成に於いては、係る欠点を排除する事か出来る
以下余日
【図面の簡単な説明】
第1図は本発明の一実施例によるメモリカードの構成を
示すブロック図、第2図は現用記憶素子群表付加記憶素
子の個有動作速度の、差異の一例を示す一例のタイムチ
ャートである。 1−1.・・・+  1N+  1−N+1.2−0.
・・・、2−Nは記憶素子、3−1.・・・13−9は
書込データ、4はアドレス及びタイミング信号群、5は
チップ列指定信号、6はデコーダ回路、6−1.6−2
はデコーダ回路6の出力信号(チップ列指定信号)、7
−1+ ・・・7−N、  7−N11は記憶素子から
の読出データ、9−1゜・・・、9Nは読出データのビ
ット選択回路(第3の選択[「11路)、8 □、・・
・、8−Nは第3の選択回路90.・・・、9−Nの出
力(選択された読出データ)、]0は読出データのビッ
ト選択を行う為のデコダ回路、11.、・・・、11−
Nはデコーダ回路10の出力信号(選択制御信号)、]
2は付加記憶索子1−N4□へ選択されたチップ指定列
信号を供給する為のチップ指定切替回路(第1の選択回
路)、13は障害チップ列指定信号、14は一致回路、
15は一致回路14の出力(チップ選択信号)、16は
論理積回路、]7は16の論理積回路の出力、18は制
御信号、1つは障害ビット情報、20は一時保持回路、
21は一時保持回路20の出力(ビット選択信号)、2
2は付加記憶素子への書込データを切替えて供給する書
込データ選択回路(第2の選択回路)、23は第2の選
択回路22の出力信号(選択された1ビットの書込デー
タ) 、CS (A) 、 RD(A)は現用記憶素子
l洋のアクセスタイム(TA) 、C3(B)、RD(
B)は付加記憶素子のアクセスタイム(TB)をそれぞ
れ示す。 ] C5(A) RD(A) A C5(B) RD(B) B :現用記憶素子群に印加されるチップ指定信号:現用記
憶素子群からの読出データ :現用記憶素子群のアクセスタイム :付加記憶素子に印加されるナツプ指定信号:付加記憶
素子からの読出データ :付加記憶素子のアクセスタイム

Claims (1)

  1. 【特許請求の範囲】 1、誤り訂正機能を有する記憶装置のメモリカードに於
    いて、 記憶素子のアレイが第1の固有動作速度をもつMチップ
    列×Nビット行の現用記憶素子群と、前記第1の固有動
    作速度より速い第2の固有動作速度をもつ1チップの付
    加記憶素子とに分割され、前記現用記憶素子群には、ア
    ドレス信号、チップ列指定信号、及びNビットの書込デ
    ータが供給され、前記現用記憶素子群は、Nビットの現
    用読出データを出力し、 チップ選択信号に応答して、前記チップ列指定信号を選
    択し、選択されたチップ列指定信号を出力する第1の選
    択回路と、 ビット選択信号に応答して、前記Nビットの書込データ
    の1ビットを選択し、選択された1ビットの書込データ
    を出力する第2の選択回路とを有し、 前記付加記憶素子には、前記選択されたチップ列指定信
    号と前記アドレス信号と前記選択された1ビットの書込
    データが供給され、前記付加記憶素子は、1ビットの付
    加読出データを出力し、さらに、選択制御信号に応答し
    、前記Nビットの現用読出データと前記1ビットの付加
    読出データのどちらか一方を選択し、選択されたNビッ
    トの読出データを出力する第3の選択回路とを有するこ
    とを特徴とするメモリカード。
JP63299421A 1988-11-29 1988-11-29 メモリカード Pending JPH02146648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63299421A JPH02146648A (ja) 1988-11-29 1988-11-29 メモリカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63299421A JPH02146648A (ja) 1988-11-29 1988-11-29 メモリカード

Publications (1)

Publication Number Publication Date
JPH02146648A true JPH02146648A (ja) 1990-06-05

Family

ID=17872346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63299421A Pending JPH02146648A (ja) 1988-11-29 1988-11-29 メモリカード

Country Status (1)

Country Link
JP (1) JPH02146648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9107334B2 (en) 2011-11-08 2015-08-11 Ngk Spark Plug Co., Ltd. Ceramic substrate and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567999A (en) * 1978-11-14 1980-05-22 Nec Corp Memory unit
JPS62239252A (ja) * 1986-04-09 1987-10-20 Nec Corp 記憶装置
JPS63282546A (ja) * 1987-05-14 1988-11-18 Nec Corp 記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567999A (en) * 1978-11-14 1980-05-22 Nec Corp Memory unit
JPS62239252A (ja) * 1986-04-09 1987-10-20 Nec Corp 記憶装置
JPS63282546A (ja) * 1987-05-14 1988-11-18 Nec Corp 記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9107334B2 (en) 2011-11-08 2015-08-11 Ngk Spark Plug Co., Ltd. Ceramic substrate and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5371882A (en) Spare disk drive replacement scheduling system for a disk drive array data storage subsystem
US7130229B2 (en) Interleaved mirrored memory systems
US7076618B2 (en) Memory controllers with interleaved mirrored memory modes
JP3459868B2 (ja) メモリ障害時におけるグループ入れ替え方式
US6604172B2 (en) Disk array device with selectable method for generating redundant data
US7331010B2 (en) System, method and storage medium for providing fault detection and correction in a memory subsystem
JP2738687B2 (ja) 誤り訂正システムおよび方法
US5142540A (en) Multipart memory apparatus with error detection
US4819205A (en) Memory system having memory elements independently defined as being on-line or off-line
JPH05173722A (ja) マルチチャンネルデータおよびパリティの交換デバイス
JP3215919B2 (ja) メモリ管理
JPH02146648A (ja) メモリカード
US11030061B2 (en) Single and double chip spare
JP2727856B2 (ja) 大規模メモリ構成方法
CN117170584A (zh) 一种固态存储器ssd、存储器的控制方法及装置
JPS5994283A (ja) バツフアメモリ制御装置
JPH02302856A (ja) キャッシュメモリ縮退方式
JPH01156852A (ja) インターリーブ制御方式
JPH023196A (ja) 高信頼性メモリ素子
JP3177997B2 (ja) 記憶装置システム
JPH0863401A (ja) 記憶装置
JPH01106247A (ja) メモリカード
JPH06324950A (ja) メモリ制御回路
JPH02166535A (ja) 共通メモリを備えるプロセッサシステム
JPS58184662A (ja) 記憶装置