JPH05173722A - マルチチャンネルデータおよびパリティの交換デバイス - Google Patents
マルチチャンネルデータおよびパリティの交換デバイスInfo
- Publication number
- JPH05173722A JPH05173722A JP4145053A JP14505392A JPH05173722A JP H05173722 A JPH05173722 A JP H05173722A JP 4145053 A JP4145053 A JP 4145053A JP 14505392 A JP14505392 A JP 14505392A JP H05173722 A JPH05173722 A JP H05173722A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- buses
- parity
- data
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】ディスクアレイコントローラＣ1、Ｃ2、ＣXに
関連する第一群のバス１０とディスクアレイ内の個別デ
ィスクドライブＤ1、Ｄ2、・・・ＤNに関連する第二群
のバス２０との間に汎用性の高いデータ路を与えるバス
スイッチ４０を与える。 【構成】このバススイッチ４０はドライブバスと同数の
複数バスマルチプレクサを含む。各バスマルチプレクサ
は複数の入力を含み、各入力はコントローラバスのうち
の対応する一つに接続される。マルチプレクサは選択・
イネーブル信号に応答して、選択されたコントローラバ
スを選択されたドライブバスに接続する。バススイッチ
はさらに、ドライブバスからコントローラバスへデータ
を指向させる複数のバスマルチプレクサを含む。排他的
ＯＲ回路を含むパリティ発生器５０がバススイッチと一
体的に形成される。パリティ発生器の出力もまた各マル
チプレクサに与えられ、そのためこれを任意のコントロ
ーラ又はドライブバスにも与えることができる。
関連する第一群のバス１０とディスクアレイ内の個別デ
ィスクドライブＤ1、Ｄ2、・・・ＤNに関連する第二群
のバス２０との間に汎用性の高いデータ路を与えるバス
スイッチ４０を与える。 【構成】このバススイッチ４０はドライブバスと同数の
複数バスマルチプレクサを含む。各バスマルチプレクサ
は複数の入力を含み、各入力はコントローラバスのうち
の対応する一つに接続される。マルチプレクサは選択・
イネーブル信号に応答して、選択されたコントローラバ
スを選択されたドライブバスに接続する。バススイッチ
はさらに、ドライブバスからコントローラバスへデータ
を指向させる複数のバスマルチプレクサを含む。排他的
ＯＲ回路を含むパリティ発生器５０がバススイッチと一
体的に形成される。パリティ発生器の出力もまた各マル
チプレクサに与えられ、そのためこれを任意のコントロ
ーラ又はドライブバスにも与えることができる。
Description
【０００１】
【産業上の利用分野】本発明はコンピューターシステム
内に情報を格納するためのディスクアレイに関し、特に
ホストコンピューターシステムと、ディスクアレイ内の
個別ディスクドライバとの間のバスマッピング（bus ma
pping）を与えるルーティングデバイス（routing devic
e）に関する。
内に情報を格納するためのディスクアレイに関し、特に
ホストコンピューターシステムと、ディスクアレイ内の
個別ディスクドライバとの間のバスマッピング（bus ma
pping）を与えるルーティングデバイス（routing devic
e）に関する。
【０００２】
【従来の技術】並列接続された複数の小さな、かつ安価
なディスクドライブを含むディスクアレイは、コンピュ
ーターシステム内に不揮発性情報格納を行うための単一
の大きなディスクを使用することの廉価な代用品として
出現した。ディスクアレイはホストシステムに単一の大
規模高速ディスクのように見えるが、性能、信頼性、電
力消費および拡大縮小性において単一の大規模磁気ディ
スクよりも優れた点を持っている。
なディスクドライブを含むディスクアレイは、コンピュ
ーターシステム内に不揮発性情報格納を行うための単一
の大きなディスクを使用することの廉価な代用品として
出現した。ディスクアレイはホストシステムに単一の大
規模高速ディスクのように見えるが、性能、信頼性、電
力消費および拡大縮小性において単一の大規模磁気ディ
スクよりも優れた点を持っている。
【０００３】デイビッド エイ パターソン、ガース
ギブソン、およびランデイー エイチ カッツ共著の
「廉価なディスクからなる冗長アレイの例（A Casefor
Redundant Arrays of Inexpensive Disks）（ RAID）」
と題する記事（カルフォルニア大学報告ＵＣＢ／ＣＳＤ
８７／３９１、１９８７年１２月号）にはいくつかの
ディスクアレイの設計例が示されている。この記事はＲ
ＡＩＤレベルと呼ばれる五つのレベルのディスクアレイ
構成が記載されている。第一レベルのＲＡＩＤはデータ
格納用のＮ個ディスク（鏡像的ディスク）とこれらデー
タディスクに書き込まれた情報のコピーを格納するため
のＮ個の付加的「ミラー」ディスクとを含んでいる。Ｒ
ＡＩＤレベル１の書き込み機能は、二つのディスクにデ
ータが書き込まれることを必要条件とする。その場合、
第二「ミラー」ディスクは第一ディスクに与えられたと
同一の情報を受信する。データが読み取りされるときは
データはいずれのディスクからでも読み取ることができ
る。
ギブソン、およびランデイー エイチ カッツ共著の
「廉価なディスクからなる冗長アレイの例（A Casefor
Redundant Arrays of Inexpensive Disks）（ RAID）」
と題する記事（カルフォルニア大学報告ＵＣＢ／ＣＳＤ
８７／３９１、１９８７年１２月号）にはいくつかの
ディスクアレイの設計例が示されている。この記事はＲ
ＡＩＤレベルと呼ばれる五つのレベルのディスクアレイ
構成が記載されている。第一レベルのＲＡＩＤはデータ
格納用のＮ個ディスク（鏡像的ディスク）とこれらデー
タディスクに書き込まれた情報のコピーを格納するため
のＮ個の付加的「ミラー」ディスクとを含んでいる。Ｒ
ＡＩＤレベル１の書き込み機能は、二つのディスクにデ
ータが書き込まれることを必要条件とする。その場合、
第二「ミラー」ディスクは第一ディスクに与えられたと
同一の情報を受信する。データが読み取りされるときは
データはいずれのディスクからでも読み取ることができ
る。
【０００４】ＲＡＩＤ３システムは（Ｎ＋１）個ディス
クからなる一つ以上の群を含む。各群内で、Ｎ個ディス
クはデータの格納に使用され、付加ディスクはパリティ
情報を格納するのに利用される。ＲＡＩＤレベル３の書
き込みが機能している間、データの各ブロックはＮ個の
データディスクの中に格納されるように、Ｎ個の部分に
分割される。それに対応するパリティ情報は専用のパリ
ティディスクに書き込まれる。データを読み取るとき
は、Ｎ個のデータディスクをすべてアクセスしなければ
ならない。パリティディスクはディスクが故障したとき
に情報を再構成するのに使用される。
クからなる一つ以上の群を含む。各群内で、Ｎ個ディス
クはデータの格納に使用され、付加ディスクはパリティ
情報を格納するのに利用される。ＲＡＩＤレベル３の書
き込みが機能している間、データの各ブロックはＮ個の
データディスクの中に格納されるように、Ｎ個の部分に
分割される。それに対応するパリティ情報は専用のパリ
ティディスクに書き込まれる。データを読み取るとき
は、Ｎ個のデータディスクをすべてアクセスしなければ
ならない。パリティディスクはディスクが故障したとき
に情報を再構成するのに使用される。
【０００５】ＲＡＩＤレベル４のシステムもまた（Ｎ＋
１）個のディスクからなる一以上の群を含み、付加ディ
スクはパリティ情報を格納するのに利用される。ＲＡＩ
Ｄレベル４システムは、データが一つ又は多数のデータ
ブロックからなる大きな部分に分割される点でＲＡＩＤ
レベル３システムと異なる。これはデータをディスクに
またがって保存するためにである。書き込みは二つのデ
ィスクすなわちＮデータディスクの一つおよびパリティ
ディスクの一つにアクセスすることを必要とする。同様
に、読み取りオペレーションは、代表的な場合、読み取
るべきデータが各ディスクに格納されたブロック長を超
えない限り、Ｎ個データディスクのただ一つにアクセス
すれば足りる。パリティディスクはＲＡＩＤレベル３シ
ステムにおけると同様、ディスクが故障したときに情報
を再構成するのに使用される。
１）個のディスクからなる一以上の群を含み、付加ディ
スクはパリティ情報を格納するのに利用される。ＲＡＩ
Ｄレベル４システムは、データが一つ又は多数のデータ
ブロックからなる大きな部分に分割される点でＲＡＩＤ
レベル３システムと異なる。これはデータをディスクに
またがって保存するためにである。書き込みは二つのデ
ィスクすなわちＮデータディスクの一つおよびパリティ
ディスクの一つにアクセスすることを必要とする。同様
に、読み取りオペレーションは、代表的な場合、読み取
るべきデータが各ディスクに格納されたブロック長を超
えない限り、Ｎ個データディスクのただ一つにアクセス
すれば足りる。パリティディスクはＲＡＩＤレベル３シ
ステムにおけると同様、ディスクが故障したときに情報
を再構成するのに使用される。
【０００６】ＲＡＩＤレベル５はＲＡＩＤレベル４と同
様であるが、ただしデータに加えてパリティ情報も各群
内の（Ｎ＋１）個ディスクにまたがって分配されること
が異なる。各群は（Ｎ＋１）個のディスクを含むが、各
ディスクごとにデータを格納するための複数のブロック
とパリティ情報を格納するための複数のブロックとを含
む。パリティ情報がどこに格納されるかはユーザーによ
り与えられるアルゴリズムにより制御される。ＲＡＩＤ
レベル４システムにおけると同様、ＲＡＩＤレベル５の
書き込みは少なくとも二つのディスクへのアクセスを必
要とする。しかしＲＡＩＤレベル４システムで一つの群
への書き込み毎に同一の専用パリティディスクへのアク
セスを必要としたようなことは不要である。この特徴が
同時的書き込みオペレーションの可能性を与えてくれ
る。
様であるが、ただしデータに加えてパリティ情報も各群
内の（Ｎ＋１）個ディスクにまたがって分配されること
が異なる。各群は（Ｎ＋１）個のディスクを含むが、各
ディスクごとにデータを格納するための複数のブロック
とパリティ情報を格納するための複数のブロックとを含
む。パリティ情報がどこに格納されるかはユーザーによ
り与えられるアルゴリズムにより制御される。ＲＡＩＤ
レベル４システムにおけると同様、ＲＡＩＤレベル５の
書き込みは少なくとも二つのディスクへのアクセスを必
要とする。しかしＲＡＩＤレベル４システムで一つの群
への書き込み毎に同一の専用パリティディスクへのアク
セスを必要としたようなことは不要である。この特徴が
同時的書き込みオペレーションの可能性を与えてくれ
る。
【０００７】付加ディスクアレイをもつ構成はパリティ
・ストライピング（parity striping、パリティ縞模様
の意）と呼ばれ、ジム グレイ、ボブ ホルスト、およ
びマーク ウォルカー共著の「ディスクアレイのパリテ
ィ・ストライピング：許容可能なスループットを備えた
廉価かつ高信頼度の格納装置（Low-Cost Reliable Stor
age with Acceptable Throughput）」と題するタンデム
コンピューターインコーポレーテッド社発行の記事、タ
ンデムテクニカルレポートＮｏ.９０.２、１９９０年１
月号に発表されている。このパリティストライピングシ
ステムではパリティ情報のみがディスク間に分配され、
パリティは大きな連続量としてマッピングされる。デー
タはディスク間に分割されず、在来の方法で格納され
る。
・ストライピング（parity striping、パリティ縞模様
の意）と呼ばれ、ジム グレイ、ボブ ホルスト、およ
びマーク ウォルカー共著の「ディスクアレイのパリテ
ィ・ストライピング：許容可能なスループットを備えた
廉価かつ高信頼度の格納装置（Low-Cost Reliable Stor
age with Acceptable Throughput）」と題するタンデム
コンピューターインコーポレーテッド社発行の記事、タ
ンデムテクニカルレポートＮｏ.９０.２、１９９０年１
月号に発表されている。このパリティストライピングシ
ステムではパリティ情報のみがディスク間に分配され、
パリティは大きな連続量としてマッピングされる。デー
タはディスク間に分割されず、在来の方法で格納され
る。
【０００８】コンピューターシステム内で上記のいずれ
かのディスクアレイコンフィギュレーションを利用する
ためには、ホストシステムデータバスと複数のディスク
ドライブとを相互接続するデータ路構造が必要とされ
る。大抵のシステムは複数のディスクドライブとホスト
システムとを相互接続する固定的データ路構造を含んで
いる。しかしながら、そのような固定的構造はいろいろ
の異なる量のディスクドライブあるいはいろいろのＲＡ
ＩＤコンフィギュレーションを許容するためのディスク
アレイシステムを再構成するには支障がある。さらに、
大抵のディスクアレイシステムではホストはアレイコン
トローラとして動作し、パリティの発生および検査を行
うので、ホストのプロセッシング（処理）のオーバーヘ
ッドが増大する結果となる。
かのディスクアレイコンフィギュレーションを利用する
ためには、ホストシステムデータバスと複数のディスク
ドライブとを相互接続するデータ路構造が必要とされ
る。大抵のシステムは複数のディスクドライブとホスト
システムとを相互接続する固定的データ路構造を含んで
いる。しかしながら、そのような固定的構造はいろいろ
の異なる量のディスクドライブあるいはいろいろのＲＡ
ＩＤコンフィギュレーションを許容するためのディスク
アレイシステムを再構成するには支障がある。さらに、
大抵のディスクアレイシステムではホストはアレイコン
トローラとして動作し、パリティの発生および検査を行
うので、ホストのプロセッシング（処理）のオーバーヘ
ッドが増大する結果となる。
【０００９】
【発明が解決しようとする課題】それゆえ本発明は、第
一および第二の組のデータバスの間にバスマッピング
（バスの配設）を与える新規かつ有用なバスルーチング
スイッチを与えることを課題とする。
一および第二の組のデータバスの間にバスマッピング
（バスの配設）を与える新規かつ有用なバスルーチング
スイッチを与えることを課題とする。
【００１０】本発明のもう一つの課題はホストシステム
をディスクアレイに接続するためのバスルーチングスイ
ッチを与えることである。
をディスクアレイに接続するためのバスルーチングスイ
ッチを与えることである。
【００１１】本発明のさらに別の課題は、いろいろの異
なるディスクアレイコンフィギュレーションを支えるこ
とのできるホスト-ディスクアレイ間の新規有用なバス
マッピング機構を与えることである。
なるディスクアレイコンフィギュレーションを支えるこ
とのできるホスト-ディスクアレイ間の新規有用なバス
マッピング機構を与えることである。
【００１２】本発明のさらに別の課題はパリティの発生
を行うこと、およびルーチングを有する機構を与えるこ
とである。
を行うこと、およびルーチングを有する機構を与えるこ
とである。
【００１３】
【課題を解決するための手段】本発明は第一群の複数バ
スのいくつかを第二群の複数バスのいくつかに選択的に
接続するバススイッチを与える。このバススイッチは、
第二群のバスと数において等しい複数のバスマルチプレ
クサを含む。各バスマルチプレクサは複数の入力端含
み、これら入力端は各々、該第一群の複数バスの対応す
るものに接続される。これらのマルチプレクサは選択・
イネーブル信号に応答して該第一群のバスから選択され
たものを該第二群の複数バスから選択されたものに接続
する。
スのいくつかを第二群の複数バスのいくつかに選択的に
接続するバススイッチを与える。このバススイッチは、
第二群のバスと数において等しい複数のバスマルチプレ
クサを含む。各バスマルチプレクサは複数の入力端含
み、これら入力端は各々、該第一群の複数バスの対応す
るものに接続される。これらのマルチプレクサは選択・
イネーブル信号に応答して該第一群のバスから選択され
たものを該第二群の複数バスから選択されたものに接続
する。
【００１４】以下に述べる本発明の実施例はディスクア
レイコントローラに接続される四つのバス（四バス）と
ディスクドライブアレイに接続のための六つのバス（六
バス）とを含む。バススイッチは上記四コントローラ側
バスの一つ以上を六アレイ側のバスに選択的に連結する
六個のバスマルチプレクサを含む。バスマルチプレクサ
は各々、パリティ発生器の出力を受信するように接続さ
れ、パリティ発生器は六アレイ側バスのいずれかに出力
を与えることができる。六バスマルチプレクサはコント
ローラからディスクアレイへのデータおよびパリティ情
報の書き込みを可能にする。別に付加されたバスマルチ
プレクサが読み取りオペレーションの期間にデータをア
レイ側バスからコントローラ側バスへ与える。ここに説
明する実施例は、故障したディスクドライブ上に格納さ
れた情報を再構成するとともにパリティ検査情報を得る
ためのための構造体を含む。
レイコントローラに接続される四つのバス（四バス）と
ディスクドライブアレイに接続のための六つのバス（六
バス）とを含む。バススイッチは上記四コントローラ側
バスの一つ以上を六アレイ側のバスに選択的に連結する
六個のバスマルチプレクサを含む。バスマルチプレクサ
は各々、パリティ発生器の出力を受信するように接続さ
れ、パリティ発生器は六アレイ側バスのいずれかに出力
を与えることができる。六バスマルチプレクサはコント
ローラからディスクアレイへのデータおよびパリティ情
報の書き込みを可能にする。別に付加されたバスマルチ
プレクサが読み取りオペレーションの期間にデータをア
レイ側バスからコントローラ側バスへ与える。ここに説
明する実施例は、故障したディスクドライブ上に格納さ
れた情報を再構成するとともにパリティ検査情報を得る
ためのための構造体を含む。
【００１５】本発明の上記その他の目的、特徴、および
利点は以下の詳細な説明と添付の図面を参照することに
より理解されよう。
利点は以下の詳細な説明と添付の図面を参照することに
より理解されよう。
【００１６】
【実施例】本発明に基づき、第一および第二バス群の間
でデータのルーチング（すなわちデータに経路を与える
こと）を行うための一般的アーキテクチャは図１のブロ
ック線図に示される。このアーキテクチャはディスクア
レイコントローラ（図示してなし）に関連した第一群の
バス（参照符号Ｃ1ないしＣXで同定される）を、複数の
ディスクドライバに関連した第二群のバス（参照符号Ｄ
1ないしＤN）に連結する。コントローラバスの数Ｘおよ
びドライブバスの数Ｎは互に独立であり、アーキテクチ
ャを与えることによって初めて制限される。図に示され
るすべてのバスは同一の幅を有する。
でデータのルーチング（すなわちデータに経路を与える
こと）を行うための一般的アーキテクチャは図１のブロ
ック線図に示される。このアーキテクチャはディスクア
レイコントローラ（図示してなし）に関連した第一群の
バス（参照符号Ｃ1ないしＣXで同定される）を、複数の
ディスクドライバに関連した第二群のバス（参照符号Ｄ
1ないしＤN）に連結する。コントローラバスの数Ｘおよ
びドライブバスの数Ｎは互に独立であり、アーキテクチ
ャを与えることによって初めて制限される。図に示され
るすべてのバスは同一の幅を有する。
【００１７】このアーキテクチャは三つの主要なブロッ
クで構成される。それらはバススイッチモジュール４
０、パリティモジュール５０、および制御モジュール６
０である。バススイッチモジュール４０はコントローラ
バスＣ1ないしＣXおよびドライブバスＤ1ないしＤNの間
に接続される。別のバス５３がパリティモジュール５０
をバススイッチモジュール４０に接続する。バススイッ
チモジュール４０の内部的構造および動作は図４および
図５に関連して後述する。バススイッチモジュール４０
により与えられる機能の説明は以下の通りである。
クで構成される。それらはバススイッチモジュール４
０、パリティモジュール５０、および制御モジュール６
０である。バススイッチモジュール４０はコントローラ
バスＣ1ないしＣXおよびドライブバスＤ1ないしＤNの間
に接続される。別のバス５３がパリティモジュール５０
をバススイッチモジュール４０に接続する。バススイッ
チモジュール４０の内部的構造および動作は図４および
図５に関連して後述する。バススイッチモジュール４０
により与えられる機能の説明は以下の通りである。
【００１８】バススイッチモジュール４０は任意の一コ
ントローラバスと任意の一ドライブバスとの間の一方向
接続を与える。いくつかのコントローラバスと同数のド
ライブバスとの間の多重接続も許される。さらにこのバ
ススイッチモジュールは任意の二つ以上のコントローラ
バスを一つ以上のドライババスへ一方向接続することが
できる。バス５３を介して得られるパリティ情報もまた
任意の一ドライブバスに与えられる。
ントローラバスと任意の一ドライブバスとの間の一方向
接続を与える。いくつかのコントローラバスと同数のド
ライブバスとの間の多重接続も許される。さらにこのバ
ススイッチモジュールは任意の二つ以上のコントローラ
バスを一つ以上のドライババスへ一方向接続することが
できる。バス５３を介して得られるパリティ情報もまた
任意の一ドライブバスに与えられる。
【００１９】パリティモジュール５０は各コントローラ
バスからデータを受信するための接続子と、バススイッ
チモジュール４０にパリティ情報を与えるためのバス５
３への接続子とを有する。パリティモジュール５０の内
部構造および動作は図６に関連して後で説明する。パリ
ティモジュール５０は、各アクティブコントローラバス
の排他的ＯＲビット演算を行うことによりＲＡＩＤレベ
ル３、４、および５についてのパリティ情報を発生す
る。
バスからデータを受信するための接続子と、バススイッ
チモジュール４０にパリティ情報を与えるためのバス５
３への接続子とを有する。パリティモジュール５０の内
部構造および動作は図６に関連して後で説明する。パリ
ティモジュール５０は、各アクティブコントローラバス
の排他的ＯＲビット演算を行うことによりＲＡＩＤレベ
ル３、４、および５についてのパリティ情報を発生す
る。
【００２０】パリティモジュール５０はまたコントロー
ラバス上に置かれたデータからパリティを再計算するこ
と、および再計算されたパリティを格納されている計算
済みの情報と比較することにより、ＲＡＩＤレベル３、
４、および５を用いる読み取りアプリケーションにおい
てパリティ情報の検査を行う機能を有する。ＲＡＩＤレ
ベル３、４、５を用いるアプリケーションにおけるドラ
イブデータの再構成はパリティモジュール５０によって
も行われる。喪失したドライブ情報は残りのディスクド
ライブの排他的ＯＲビット演算を行うとにより再構成さ
れる。
ラバス上に置かれたデータからパリティを再計算するこ
と、および再計算されたパリティを格納されている計算
済みの情報と比較することにより、ＲＡＩＤレベル３、
４、および５を用いる読み取りアプリケーションにおい
てパリティ情報の検査を行う機能を有する。ＲＡＩＤレ
ベル３、４、５を用いるアプリケーションにおけるドラ
イブデータの再構成はパリティモジュール５０によって
も行われる。喪失したドライブ情報は残りのディスクド
ライブの排他的ＯＲビット演算を行うとにより再構成さ
れる。
【００２１】バススイッチモジュール４０およびパリテ
ィモジュール５０の内部コンフィギュレーションディス
クアレイコントローラ（図示してなし）の指示の下にモ
ジュール６０により制御される。制御モジュール６０は
またパリティエラー等の問題が生じたときは常にディス
クアレイコントローラに通知する。
ィモジュール５０の内部コンフィギュレーションディス
クアレイコントローラ（図示してなし）の指示の下にモ
ジュール６０により制御される。制御モジュール６０は
またパリティエラー等の問題が生じたときは常にディス
クアレイコントローラに通知する。
【００２２】図２には四ホストポートと六アレイポート
とを含むデータ・パリティ交換デバイスが本好ましい実
施例としてブロック線図の形で示されている。ここでは
単一の半導体チップ上に形成された構成が図示してあ
る。ＡＢＵＦ、ＢＢＵＦ、ＣＢＵＦ、ＤＢＵＦと記され
た四つのホストポートは四つの外部コントローラバスへ
の接続を与える。ＡＤＲＶ、ＢＤＲＶ、ＣＤＲＶ、ＤＤ
ＲＶ、ＥＤＲＶ、ＦＤＲＶと記されたアレイポートは六
つの外部ディスクドライブバスに接続する。
とを含むデータ・パリティ交換デバイスが本好ましい実
施例としてブロック線図の形で示されている。ここでは
単一の半導体チップ上に形成された構成が図示してあ
る。ＡＢＵＦ、ＢＢＵＦ、ＣＢＵＦ、ＤＢＵＦと記され
た四つのホストポートは四つの外部コントローラバスへ
の接続を与える。ＡＤＲＶ、ＢＤＲＶ、ＣＤＲＶ、ＤＤ
ＲＶ、ＥＤＲＶ、ＦＤＲＶと記されたアレイポートは六
つの外部ディスクドライブバスに接続する。
【００２３】チップ上にはバススイッチモジュール４０
およびパリティモジュール５０に加えて、ラッチモジュ
ール３０が含まれる。このチップ内で内部バスＢＰＡＯ
ＵＴＬ、ＢＰＢＯＵＴＬ、ＢＰＣＯＵＴＬ、ＢＰＤＯＵ
ＴＬがデータを四つのホストポートに与え、バスＢＰＡ
ＩＮ、ＢＰＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮがホスト
ポートからラッチモジュール３０およびパリティモジュ
ール５０へデータを伝える。ＤＰＡＯＵＴ、ＤＰＢＯＵ
Ｔ、ＤＰＣＯＵＴ、ＤＰＤＯＵＴ、ＤＰＥＯＵＴ、ＤＰ
ＦＯＵＴと記された六っつの内部バスはバススイッチモ
ジュール４０からドライブポートへデータを送信し、バ
スＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、
ＤＰＥＩＮ、ＤＰＦＩＮはアレイポートからのバススイ
ッチモジュール４０へデータを与える。
およびパリティモジュール５０に加えて、ラッチモジュ
ール３０が含まれる。このチップ内で内部バスＢＰＡＯ
ＵＴＬ、ＢＰＢＯＵＴＬ、ＢＰＣＯＵＴＬ、ＢＰＤＯＵ
ＴＬがデータを四つのホストポートに与え、バスＢＰＡ
ＩＮ、ＢＰＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮがホスト
ポートからラッチモジュール３０およびパリティモジュ
ール５０へデータを伝える。ＤＰＡＯＵＴ、ＤＰＢＯＵ
Ｔ、ＤＰＣＯＵＴ、ＤＰＤＯＵＴ、ＤＰＥＯＵＴ、ＤＰ
ＦＯＵＴと記された六っつの内部バスはバススイッチモ
ジュール４０からドライブポートへデータを送信し、バ
スＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、
ＤＰＥＩＮ、ＤＰＦＩＮはアレイポートからのバススイ
ッチモジュール４０へデータを与える。
【００２４】ラッチモジュール３０、バススイッチモジ
ュール４０およびパリティモジュール５０の内部構造は
それぞれ図３ないし図６に関連して説明する。図３に示
されているのはラッチモジュール３０で、これは参照番
号１０１ないし１０４で同定されバスＢＰＡＩＮ、ＢＰ
ＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮからデータを受信す
べく接続された四つのラッチを含み、それぞれＢＰＡＩ
ＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣＩＮＬ、ＢＰＤＩＮＬを
介して、ラッチされたデータをバススイッチモジュール
４０に与える。
ュール４０およびパリティモジュール５０の内部構造は
それぞれ図３ないし図６に関連して説明する。図３に示
されているのはラッチモジュール３０で、これは参照番
号１０１ないし１０４で同定されバスＢＰＡＩＮ、ＢＰ
ＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮからデータを受信す
べく接続された四つのラッチを含み、それぞれＢＰＡＩ
ＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣＩＮＬ、ＢＰＤＩＮＬを
介して、ラッチされたデータをバススイッチモジュール
４０に与える。
【００２５】ラッチモジュール３０はさらに、バスＢＰ
ＡＯＵＴ、ＢＰＢＯＵＴ、ＢＰＣＯＵＴ、ＢＰＤＯＵＴ
およびＰＡＲＩＮを介してバススイッチモジュール４０
からデータを受信すべく接続された五つのバスラッチ１
１１ないし１１５を含む。ラッチ１１１ないし１１４の
出力はそれぞれバスＢＰＡＯＵＴＬ、ＢＰＢＯＵＴＬ、
ＢＰＣＯＵＴＬ、ＢＰＤＯＵＴＬに与えられる。ラッチ
１１４の出力はバスバスＰＡＲＩＮＬを介してパリティ
モジュール５０に接続される。
ＡＯＵＴ、ＢＰＢＯＵＴ、ＢＰＣＯＵＴ、ＢＰＤＯＵＴ
およびＰＡＲＩＮを介してバススイッチモジュール４０
からデータを受信すべく接続された五つのバスラッチ１
１１ないし１１５を含む。ラッチ１１１ないし１１４の
出力はそれぞれバスＢＰＡＯＵＴＬ、ＢＰＢＯＵＴＬ、
ＢＰＣＯＵＴＬ、ＢＰＤＯＵＴＬに与えられる。ラッチ
１１４の出力はバスバスＰＡＲＩＮＬを介してパリティ
モジュール５０に接続される。
【００２６】ラッチ１０１ないし１０４および１１１な
いし１１５は制御モジュール（図示してなし）から受信
する制御信号に応答して受信したデータをラッチし、又
は通過させる。図３にはまた参照番号１２１ないし１２
４および１３１ないし１３５で同定されるパリティ検査
回路が示されている。これらは各ラッチ回路の出力に接
続される。各パリティ検査回路はパリティエラーが検出
されたときは常に、制御モジュールに与えられるエラー
信号を発生する。
いし１１５は制御モジュール（図示してなし）から受信
する制御信号に応答して受信したデータをラッチし、又
は通過させる。図３にはまた参照番号１２１ないし１２
４および１３１ないし１３５で同定されるパリティ検査
回路が示されている。これらは各ラッチ回路の出力に接
続される。各パリティ検査回路はパリティエラーが検出
されたときは常に、制御モジュールに与えられるエラー
信号を発生する。
【００２７】図４および５は図２に示すバススイッチモ
ジュール４０の内部構造のブロック線図である。バスス
イッチモジュール４０は六つの５：１マルチプレクサ１
４１ないし１４６を含む。各マルチプレクサの各対応の
入力端はバスＢＰＡＩＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣＩ
ＮＬ、ＢＰＤＩＮＬおよびパリティモジュール５０の出
力端であるＰＡＲＯＵＴに接続される。マルチプレクサ
１４１ないし１４６はバスＤＰＡＯＵＴ、ＤＰＢＯＵ
Ｔ、ＤＰＣＯＵＴ、ＤＰＤＯＵＴ、ＤＰＥＯＵＴ、ＤＰ
ＦＯＵＴにそれぞれ接続される。
ジュール４０の内部構造のブロック線図である。バスス
イッチモジュール４０は六つの５：１マルチプレクサ１
４１ないし１４６を含む。各マルチプレクサの各対応の
入力端はバスＢＰＡＩＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣＩ
ＮＬ、ＢＰＤＩＮＬおよびパリティモジュール５０の出
力端であるＰＡＲＯＵＴに接続される。マルチプレクサ
１４１ないし１４６はバスＤＰＡＯＵＴ、ＤＰＢＯＵ
Ｔ、ＤＰＣＯＵＴ、ＤＰＤＯＵＴ、ＤＰＥＯＵＴ、ＤＰ
ＦＯＵＴにそれぞれ接続される。
【００２８】バススイッチモジュール４０はさらに、番
号１５１ないし１５４で同定される四つの７：１バスマ
ルチプレクサを含む。マルチプレクサ１５１ないし１５
４各々の入力端は各々、対応するバスＤＰＡＩＮ、ＤＰ
ＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩＮ、ＤＰＦ
ＩＮおよびＰＡＲＯＵＴに接続される。６：１マルチプ
レクサ１５５もまたバスＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰ
ＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩＮ、ＤＰＦＩＮに接続さ
れる。マルチプレクサ１５１ないし１５５の出力端はそ
れぞれバスＢＰＡＯＵＴ、ＢＰＢＯＵＴ、ＢＰＣＯＵ
Ｔ、ＢＰＤＯＵＴおよびＰＡＲＩＮに接続される。
号１５１ないし１５４で同定される四つの７：１バスマ
ルチプレクサを含む。マルチプレクサ１５１ないし１５
４各々の入力端は各々、対応するバスＤＰＡＩＮ、ＤＰ
ＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩＮ、ＤＰＦ
ＩＮおよびＰＡＲＯＵＴに接続される。６：１マルチプ
レクサ１５５もまたバスＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰ
ＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩＮ、ＤＰＦＩＮに接続さ
れる。マルチプレクサ１５１ないし１５５の出力端はそ
れぞれバスＢＰＡＯＵＴ、ＢＰＢＯＵＴ、ＢＰＣＯＵ
Ｔ、ＢＰＤＯＵＴおよびＰＡＲＩＮに接続される。
【００２９】マルチプレクサ１４１ないし１４６各々は
制御モジュール（図示してなし）から受信する選択信号
に応答し、バスＢＰＡＩＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣ
ＩＮＬ、ＢＰＤＩＮＬおよびＰＡＲＯＵＴの任意の一つ
をマルチプレクサの対応出力バスに連結する。同様にし
てマルチプレクサ１５１ないし１５５の各々は制御モジ
ュールから受信する選択信号に応答してバスＤＰＡＩ
Ｎ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩ
Ｎ、ＤＰＦＩＮ、およびＰＡＲＯＵＴの任意の一つをこ
れらマルチプレクサの対応出力に接続する。
制御モジュール（図示してなし）から受信する選択信号
に応答し、バスＢＰＡＩＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣ
ＩＮＬ、ＢＰＤＩＮＬおよびＰＡＲＯＵＴの任意の一つ
をマルチプレクサの対応出力バスに連結する。同様にし
てマルチプレクサ１５１ないし１５５の各々は制御モジ
ュールから受信する選択信号に応答してバスＤＰＡＩ
Ｎ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩ
Ｎ、ＤＰＦＩＮ、およびＰＡＲＯＵＴの任意の一つをこ
れらマルチプレクサの対応出力に接続する。
【００３０】パリティモジュール５０の内部構造は図６
にブロック線図で例示されている。パリティモジュール
５０は四つの４：１マルチプレクサ１６１ないし１６４
を含む。マルチプレクサ１６１はバスＢＰＡＩＮＬ、Ｂ
ＰＡＯＵＴＬ、ＰＡＲＩＮＬおよびＢＰＡＯＵＴからデ
ータを受信すべく接続される。マルチプレクサ１６２は
バスＢＰＢＩＮＬ、ＢＰＢＯＵＴＬ、ＰＡＲＩＮＬおよ
びＢＰＢＯＵＴからデータを受信すべく接続される。マ
ルチプレクサ１６３はバスＢＰＣＩＮＬ、ＢＰＣＯＵＴ
Ｌ、ＰＡＲＩＮＬおよびＢＰＣＯＵＴからデータを受信
すべく接続される。マルチプレクサ１６４はバスＢＰＤ
ＩＮＬ、ＢＰＤＯＵＴＬ、ＰＡＲＩＮＬおよびＢＰＤＯ
ＵＴからデータを受信すべく接続される。
にブロック線図で例示されている。パリティモジュール
５０は四つの４：１マルチプレクサ１６１ないし１６４
を含む。マルチプレクサ１６１はバスＢＰＡＩＮＬ、Ｂ
ＰＡＯＵＴＬ、ＰＡＲＩＮＬおよびＢＰＡＯＵＴからデ
ータを受信すべく接続される。マルチプレクサ１６２は
バスＢＰＢＩＮＬ、ＢＰＢＯＵＴＬ、ＰＡＲＩＮＬおよ
びＢＰＢＯＵＴからデータを受信すべく接続される。マ
ルチプレクサ１６３はバスＢＰＣＩＮＬ、ＢＰＣＯＵＴ
Ｌ、ＰＡＲＩＮＬおよびＢＰＣＯＵＴからデータを受信
すべく接続される。マルチプレクサ１６４はバスＢＰＤ
ＩＮＬ、ＢＰＤＯＵＴＬ、ＰＡＲＩＮＬおよびＢＰＤＯ
ＵＴからデータを受信すべく接続される。
【００３１】パリティ情報は計算され、検査される。ド
ライブデータは選択されたバスについて排他的ＯＲビッ
ト演算を行うことにより再構成される。パリティモジュ
ール５０は、マルチプレクサ１６１、１６２の出力を組
み合わせるべく接続された第一排他的ＯＲ回路１７１
と、マルチプレクサ１６３、１６４の出力を組み合わせ
るべく接続された第二の排他的ＯＲ回路１７２と、排他
的ＯＲ回路１７１、１７２の出力を組み合わせるための
第三排他的ＯＲ回路１８１とを含む。パリティモジュー
ル５０の出力は上記三つの排他的ＯＲ回路の出力を受信
すべく接続された３：１マルチプレクサ１９１により与
えられる。マルチプレクサ１９１の出力はバススイッチ
モジュール４０に与えられ、このバススイッチモジュー
ル４０が次いでそのパリティデータを上述したように任
意のコントローラ又はドライブバスに与える。
ライブデータは選択されたバスについて排他的ＯＲビッ
ト演算を行うことにより再構成される。パリティモジュ
ール５０は、マルチプレクサ１６１、１６２の出力を組
み合わせるべく接続された第一排他的ＯＲ回路１７１
と、マルチプレクサ１６３、１６４の出力を組み合わせ
るべく接続された第二の排他的ＯＲ回路１７２と、排他
的ＯＲ回路１７１、１７２の出力を組み合わせるための
第三排他的ＯＲ回路１８１とを含む。パリティモジュー
ル５０の出力は上記三つの排他的ＯＲ回路の出力を受信
すべく接続された３：１マルチプレクサ１９１により与
えられる。マルチプレクサ１９１の出力はバススイッチ
モジュール４０に与えられ、このバススイッチモジュー
ル４０が次いでそのパリティデータを上述したように任
意のコントローラ又はドライブバスに与える。
【００３２】マルチプレクサ１６１ないし１６４は制御
モジュール（図示してなし）から受信した選択信号に応
答して、選択されたデータバスを排他的ＯＲ回路１７
１、１７２に連結する。マルチプレクサ１９１は制御モ
ジュールから受信した選択信号に応答して排他的ＯＲ演
算に関与するバスの数を制限する。例えば、ＲＡＩＤレ
ベル３、４、又は５の書き込みオペレーションの期間
中、パリティを発生するためには四つのバスから受信し
たデータを結合することができるが、ＲＡＩＤレベル１
に基づくアレイコンフィギュレーションで保存されるデ
ータの検査のためにはただ二つのバスのみを連結すれば
よい。
モジュール（図示してなし）から受信した選択信号に応
答して、選択されたデータバスを排他的ＯＲ回路１７
１、１７２に連結する。マルチプレクサ１９１は制御モ
ジュールから受信した選択信号に応答して排他的ＯＲ演
算に関与するバスの数を制限する。例えば、ＲＡＩＤレ
ベル３、４、又は５の書き込みオペレーションの期間
中、パリティを発生するためには四つのバスから受信し
たデータを結合することができるが、ＲＡＩＤレベル１
に基づくアレイコンフィギュレーションで保存されるデ
ータの検査のためにはただ二つのバスのみを連結すれば
よい。
【００３３】当業者は本発明が上記の特定の実施例に限
定されないことを認識できよう。また本発明の要旨を逸
脱することなく種々の設計変更が可能であることを了解
されよう。例えば上記四つのコントローラ側バスおよび
六ドライブバスの間の接続を与えるバススイッチはいろ
いろに変えることができる。またこのスイッチは任意数
のコントローラ又はドライブデータバスを許容するよう
に拡張することができる。さらに、上に開示した構造は
ディスクアレイへの用途に限られず、複数のバス間の可
変接続性が必要な任意の用途に採用できよう。
定されないことを認識できよう。また本発明の要旨を逸
脱することなく種々の設計変更が可能であることを了解
されよう。例えば上記四つのコントローラ側バスおよび
六ドライブバスの間の接続を与えるバススイッチはいろ
いろに変えることができる。またこのスイッチは任意数
のコントローラ又はドライブデータバスを許容するよう
に拡張することができる。さらに、上に開示した構造は
ディスクアレイへの用途に限られず、複数のバス間の可
変接続性が必要な任意の用途に採用できよう。
【００３４】
【効果】以上説明したように本発明は複数データバス間
にデータ経路を設ける能力を与える簡単なバススイッチ
を与えることができる。上記の実施例のバススイッチは
ディスクアレイコントローラに関連する第一群のバス
と、ディスクアレイ内の個別的ディスクドライブに関連
する第二群のバスとの間のバスを経路化することがで
き、さらにパリティ情報を発生する能力を有する。
にデータ経路を設ける能力を与える簡単なバススイッチ
を与えることができる。上記の実施例のバススイッチは
ディスクアレイコントローラに関連する第一群のバス
と、ディスクアレイ内の個別的ディスクドライブに関連
する第二群のバスとの間のバスを経路化することがで
き、さらにパリティ情報を発生する能力を有する。
【図１】本発明に基づくデータおよびパリティ情報の経
路設定を行うためのアーキテクチャ全体を示すブロック
線図である。
路設定を行うためのアーキテクチャ全体を示すブロック
線図である。
【図２】本発明の好ましい実施例である四ホストポート
および六アレイポートを含むデータ・パリティ交換デバ
イスのブロック線図である。
および六アレイポートを含むデータ・パリティ交換デバ
イスのブロック線図である。
【図３】図２に示すラッチモジュールのブロック線図で
ある。
ある。
【図４】図２に示すバススイッチモジュールの内部構造
のブロック線図の一部である。
のブロック線図の一部である。
【図５】図４に続くブロック線図の残りの部分である。
【図６】図２に示すパリティモジュールのブロック線図
である。
である。
ＡＢＵＦ、ＢＢＵＦ、ＣＢＵＦ、ＤＢＵＦ ホストポー
ト ＡＤＲＶ、ＢＤＲＶ、ＣＤＲＶ、ＤＤＲＶ、ＥＤＲＶ、
ＦＤＲＶ アレイポート ＢＰＡＯＵＴＬ、ＢＰＢＯＵＴＬ、ＢＰＣＯＵＴＬ、Ｂ
ＰＤＯＵＴＬ 内部バス ＢＰＡＩＮ、ＢＰＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮ
バス ＤＰＡＯＵＴ、ＤＰＢＯＵＴ、ＤＰＣＯＵＴ、ＤＰＤＯ
ＵＴ、ＤＰＥＯＵＴ、ＤＰＦＯＵＴ 内部バス ＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、Ｄ
ＰＥＩＮ、ＤＰＦＩＮバス
ト ＡＤＲＶ、ＢＤＲＶ、ＣＤＲＶ、ＤＤＲＶ、ＥＤＲＶ、
ＦＤＲＶ アレイポート ＢＰＡＯＵＴＬ、ＢＰＢＯＵＴＬ、ＢＰＣＯＵＴＬ、Ｂ
ＰＤＯＵＴＬ 内部バス ＢＰＡＩＮ、ＢＰＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮ
バス ＤＰＡＯＵＴ、ＤＰＢＯＵＴ、ＤＰＣＯＵＴ、ＤＰＤＯ
ＵＴ、ＤＰＥＯＵＴ、ＤＰＦＯＵＴ 内部バス ＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、Ｄ
ＰＥＩＮ、ＤＰＦＩＮバス
フロントページの続き (72)発明者 ウィリアム ヴィ．コートライト、ザ セ カンド アメリカ合衆国 67226 カンザス、ウイ チタ、エヌ．ロック ロード 2801、 ＃2403
Claims (1)
- 【請求項１】第一群の複数バスのいくつかを第二群の複
数バスのいくつかに選択的に接続する装置であって、 該接続装置は該第二群のバスの各々に対応するバスマル
チプレクサからなる第一の複数バスマルチプレクサを含
み、 各マルチプレクサに対応するバスに接続される出力端
と、複数の入力端とを各該マルチプレクサが有し、該入
力端は各々、該第一群の複数バスのうち対応するものに
接続されることを特徴とする選択的接続装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US70192191A | 1991-05-17 | 1991-05-17 | |
| US701921 | 1991-05-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05173722A true JPH05173722A (ja) | 1993-07-13 |
| JP3187525B2 JP3187525B2 (ja) | 2001-07-11 |
Family
ID=24819207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14505392A Expired - Fee Related JP3187525B2 (ja) | 1991-05-17 | 1992-05-12 | バス接続装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6023754A (ja) |
| EP (1) | EP0514195B1 (ja) |
| JP (1) | JP3187525B2 (ja) |
| DE (1) | DE69221534T2 (ja) |
| HK (1) | HK1002045A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996015488A1 (fr) * | 1994-11-11 | 1996-05-23 | Hitachi, Ltd. | Controleur de pile de disques et dispositif a plie de disques |
| US6915380B2 (en) | 2002-04-09 | 2005-07-05 | Hitachi, Ltd | Disk storage system having disk arrays connected with disk adaptors through switches |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4294142B2 (ja) | 1999-02-02 | 2009-07-08 | 株式会社日立製作所 | ディスクサブシステム |
| US6397267B1 (en) | 1999-03-04 | 2002-05-28 | Sun Microsystems, Inc. | Redirected I/O for scalable performance storage architecture |
| US6370605B1 (en) | 1999-03-04 | 2002-04-09 | Sun Microsystems, Inc. | Switch based scalable performance storage architecture |
| US6349357B1 (en) * | 1999-03-04 | 2002-02-19 | Sun Microsystems, Inc. | Storage architecture providing scalable performance through independent control and data transfer paths |
| US6604155B1 (en) | 1999-11-09 | 2003-08-05 | Sun Microsystems, Inc. | Storage architecture employing a transfer node to achieve scalable performance |
| US20020128815A1 (en) * | 2001-01-06 | 2002-09-12 | Merchant Arif A. | Automatic configuration of a data storage system |
| US7103523B2 (en) * | 2001-03-01 | 2006-09-05 | International Business Machines Corporation | Method and apparatus for implementing multiple configurations of multiple IO subsystems in a single simulation model |
| US6513098B2 (en) | 2001-05-25 | 2003-01-28 | Adaptec, Inc. | Method and apparatus for scalable error correction code generation performance |
| US7073022B2 (en) | 2002-05-23 | 2006-07-04 | International Business Machines Corporation | Serial interface for a data storage array |
| US7281063B2 (en) * | 2003-07-22 | 2007-10-09 | Hewlett-Packard Development Company, L.P. | Signal routing circuit board coupling controller and storage array circuit board for storage system |
| DE102004030602B4 (de) * | 2004-06-24 | 2007-04-19 | Infineon Technologies Ag | Paralleler Datenbus und Verfahren zum Betreiben eines parallelen Datenbusses |
| TWI316664B (en) * | 2004-11-03 | 2009-11-01 | Via Tech Inc | A chipset supporting two kinds of buses |
| CN100397352C (zh) * | 2005-09-15 | 2008-06-25 | 威盛电子股份有限公司 | 磁碟阵列的检测回复电路及其方法 |
| JP2012133843A (ja) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | 半導体記憶装置 |
| EP3674902A1 (en) * | 2018-12-26 | 2020-07-01 | Robert Bosch GmbH | A memory system |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE759562A (fr) * | 1969-12-31 | 1971-04-30 | Ibm | Dispositif d'emmagasinage auxiliaire et methode mise en oeuvre |
| US3916380A (en) * | 1974-11-06 | 1975-10-28 | Nasa | Multi-computer multiple data path hardware exchange system |
| US4024498A (en) * | 1975-08-04 | 1977-05-17 | Mcintosh Billy L | Apparatus for dead track recovery |
| DE3001638A1 (de) * | 1980-01-17 | 1981-07-23 | Siemens AG, 1000 Berlin und 8000 München | Passives bussystem fuer dezentral strukturierte mehrrechneranordnungen, insbesondere multimikrocomputer-anordnungen |
| DE3003340C2 (de) * | 1980-01-30 | 1985-08-22 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Schaltungsanordnung zur Übertragung von binären Signalen zwischen über ein zentrales Busleitungssystem miteinander verbundenen Anschlußgeräten |
| US4386416A (en) * | 1980-06-02 | 1983-05-31 | Mostek Corporation | Data compression, encryption, and in-line transmission system |
| US4494196A (en) * | 1981-05-19 | 1985-01-15 | Wang Laboratories, Inc. | Controller for peripheral data storage units |
| US4583194A (en) * | 1981-12-23 | 1986-04-15 | Pitney Bowes Inc. | Fixed disk controller for use in a word processing system |
| US4503535A (en) * | 1982-06-30 | 1985-03-05 | Intel Corporation | Apparatus for recovery from failures in a multiprocessing system |
| US4612613A (en) * | 1983-05-16 | 1986-09-16 | Data General Corporation | Digital data bus system for connecting a controller and disk drives |
| US4600990A (en) * | 1983-05-16 | 1986-07-15 | Data General Corporation | Apparatus for suspending a reserve operation in a disk drive |
| US4773004A (en) * | 1983-05-16 | 1988-09-20 | Data General Corporation | Disk drive apparatus with hierarchical control |
| JPH0675329B2 (ja) * | 1986-02-18 | 1994-09-21 | ソニー株式会社 | ディスクプレーヤ |
| US4761785B1 (en) * | 1986-06-12 | 1996-03-12 | Ibm | Parity spreading to enhance storage access |
| US5175865A (en) * | 1986-10-28 | 1992-12-29 | Thinking Machines Corporation | Partitioning the processors of a massively parallel single array processor into sub-arrays selectively controlled by host computers |
| US4775978A (en) * | 1987-01-12 | 1988-10-04 | Magnetic Peripherals Inc. | Data error correction system |
| US4821170A (en) * | 1987-04-17 | 1989-04-11 | Tandem Computers Incorporated | Input/output system for multiprocessors |
| US4914656A (en) * | 1988-06-28 | 1990-04-03 | Storage Technology Corporation | Disk drive memory |
| AU630635B2 (en) * | 1988-11-14 | 1992-11-05 | Emc Corporation | Arrayed disk drive system and method |
| US4968977A (en) * | 1989-02-03 | 1990-11-06 | Digital Equipment Corporation | Modular crossbar interconnection metwork for data transactions between system units in a multi-processor system |
| US5206943A (en) * | 1989-11-03 | 1993-04-27 | Compaq Computer Corporation | Disk array controller with parity capabilities |
| US5134619A (en) * | 1990-04-06 | 1992-07-28 | Sf2 Corporation | Failure-tolerant mass storage system |
| US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
| US5185876A (en) * | 1990-03-14 | 1993-02-09 | Micro Technology, Inc. | Buffering system for dynamically providing data to multiple storage elements |
| US5210860A (en) * | 1990-07-20 | 1993-05-11 | Compaq Computer Corporation | Intelligent disk array controller |
-
1992
- 1992-05-12 JP JP14505392A patent/JP3187525B2/ja not_active Expired - Fee Related
- 1992-05-15 DE DE69221534T patent/DE69221534T2/de not_active Expired - Fee Related
- 1992-05-15 EP EP92304414A patent/EP0514195B1/en not_active Expired - Lifetime
-
1994
- 1994-06-09 US US08/258,357 patent/US6023754A/en not_active Expired - Lifetime
-
1998
- 1998-02-12 HK HK98101106A patent/HK1002045A1/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996015488A1 (fr) * | 1994-11-11 | 1996-05-23 | Hitachi, Ltd. | Controleur de pile de disques et dispositif a plie de disques |
| US6915380B2 (en) | 2002-04-09 | 2005-07-05 | Hitachi, Ltd | Disk storage system having disk arrays connected with disk adaptors through switches |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0514195A3 (en) | 1993-10-06 |
| US6023754A (en) | 2000-02-08 |
| HK1002045A1 (en) | 1998-07-24 |
| EP0514195A2 (en) | 1992-11-19 |
| EP0514195B1 (en) | 1997-08-13 |
| DE69221534D1 (de) | 1998-04-23 |
| JP3187525B2 (ja) | 2001-07-11 |
| DE69221534T2 (de) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0594464B1 (en) | Method of operating a data storage disk array | |
| US5345565A (en) | Multiple configuration data path architecture for a disk array controller | |
| JP3187525B2 (ja) | バス接続装置 | |
| US5596708A (en) | Method and apparatus for the protection of write data in a disk array | |
| US5257391A (en) | Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals | |
| EP0508602B1 (en) | Disk array storage control system | |
| JP2831072B2 (ja) | ディスクドライブメモリ | |
| US5418925A (en) | Fast write I/O handling in a disk array using spare drive for buffering | |
| US5146588A (en) | Redundancy accumulator for disk drive array memory | |
| US5373512A (en) | Memory controller with parity generator for an I/O control unit | |
| US5237658A (en) | Linear and orthogonal expansion of array storage in multiprocessor computing systems | |
| US5077736A (en) | Disk drive memory | |
| US5285451A (en) | Failure-tolerant mass storage system | |
| US4989206A (en) | Disk drive memory | |
| US5634033A (en) | Disk array storage system architecture for parity operations simultaneous with other data operations | |
| US5287462A (en) | Bufferless SCSI to SCSI data transfer scheme for disk array applications | |
| US4989205A (en) | Disk drive memory | |
| US5289418A (en) | Memory apparatus with built-in parity generation | |
| US5007053A (en) | Method and apparatus for checksum address generation in a fail-safe modular memory | |
| KR20060025135A (ko) | 재구성 가능한 데이터 경로를 갖는 디스크 어레이 제어기 | |
| US6108812A (en) | Target device XOR engine | |
| US7103826B2 (en) | Memory system and controller for same | |
| USRE36448E (en) | Memory controller with parity generator for an I/O control unit | |
| JPH0816327A (ja) | ディスクアレイ装置 | |
| JPH06243048A (ja) | 再構成可能な記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |