JP3187525B2 - バス接続装置 - Google Patents

バス接続装置

Info

Publication number
JP3187525B2
JP3187525B2 JP14505392A JP14505392A JP3187525B2 JP 3187525 B2 JP3187525 B2 JP 3187525B2 JP 14505392 A JP14505392 A JP 14505392A JP 14505392 A JP14505392 A JP 14505392A JP 3187525 B2 JP3187525 B2 JP 3187525B2
Authority
JP
Japan
Prior art keywords
bus
buses
parity
data
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14505392A
Other languages
English (en)
Other versions
JPH05173722A (ja
Inventor
ビー．デュラーク キース
ヴィ．コートライト、ザ セカンド ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
SK Hynix America Inc
Original Assignee
NCR International Inc
Hyundai Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR International Inc, Hyundai Electronics America Inc filed Critical NCR International Inc
Publication of JPH05173722A publication Critical patent/JPH05173722A/ja
Application granted granted Critical
Publication of JP3187525B2 publication Critical patent/JP3187525B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピューターシステム
内に情報を格納するためのディスクアレイに関し、特に
ホストコンピューターシステムと、ディスクアレイ内の
個別ディスクドライバとの間のバスマッピング（bus ma
pping）を与えるルーティングデバイス（routing devic
e）に関する。
【０００２】
【従来の技術】並列接続された複数の小さな、かつ安価
なディスクドライブを含むディスクアレイは、コンピュ
ーターシステム内に不揮発性情報格納を行うための単一
の大きなディスクを使用することの廉価な代用品として
出現した。ディスクアレイはホストシステムに単一の大
規模高速ディスクのように見えるが、性能、信頼性、電
力消費および拡大縮小性において単一の大規模磁気ディ
スクよりも優れた点を持っている。
【０００３】デイビッド エイ パターソン、ガース
ギブソン、およびランデイー エイチ カッツ共著の
「廉価なディスクからなる冗長アレイの例（A Casefor
Redundant Arrays of Inexpensive Disks）（ RAID）」
と題する記事（カルフォルニア大学報告ＵＣＢ／ＣＳＤ
８７／３９１、１９８７年１２月号）にはいくつかの
ディスクアレイの設計例が示されている。この記事はＲ
ＡＩＤレベルと呼ばれる五つのレベルのディスクアレイ
構成が記載されている。第一レベルのＲＡＩＤはデータ
格納用のＮ個ディスク（鏡像的ディスク）とこれらデー
タディスクに書き込まれた情報のコピーを格納するため
のＮ個の付加的「ミラー」ディスクとを含んでいる。Ｒ
ＡＩＤレベル１の書き込み機能は、二つのディスクにデ
ータが書き込まれることを必要条件とする。その場合、
第二「ミラー」ディスクは第一ディスクに与えられたと
同一の情報を受信する。データが読み取りされるときは
データはいずれのディスクからでも読み取ることができ
る。
【０００４】ＲＡＩＤ３システムは（Ｎ＋１）個ディス
クからなる一つ以上の群を含む。各群内で、Ｎ個ディス
クはデータの格納に使用され、付加ディスクはパリティ
情報を格納するのに利用される。ＲＡＩＤレベル３の書
き込みが機能している間、データの各ブロックはＮ個の
データディスクの中に格納されるように、Ｎ個の部分に
分割される。それに対応するパリティ情報は専用のパリ
ティディスクに書き込まれる。データを読み取るとき
は、Ｎ個のデータディスクをすべてアクセスしなければ
ならない。パリティディスクはディスクが故障したとき
に情報を再構成するのに使用される。
【０００５】ＲＡＩＤレベル４のシステムもまた（Ｎ＋
１）個のディスクからなる一以上の群を含み、付加ディ
スクはパリティ情報を格納するのに利用される。ＲＡＩ
Ｄレベル４システムは、データが一つ又は多数のデータ
ブロックからなる大きな部分に分割される点でＲＡＩＤ
レベル３システムと異なる。これはデータをディスクに
またがって保存するためにである。書き込みは二つのデ
ィスクすなわちＮデータディスクの一つおよびパリティ
ディスクの一つにアクセスすることを必要とする。同様
に、読み取りオペレーションは、代表的な場合、読み取
るべきデータが各ディスクに格納されたブロック長を超
えない限り、Ｎ個データディスクのただ一つにアクセス
すれば足りる。パリティディスクはＲＡＩＤレベル３シ
ステムにおけると同様、ディスクが故障したときに情報
を再構成するのに使用される。
【０００６】ＲＡＩＤレベル５はＲＡＩＤレベル４と同
様であるが、ただしデータに加えてパリティ情報も各群
内の（Ｎ＋１）個ディスクにまたがって分配されること
が異なる。各群は（Ｎ＋１）個のディスクを含むが、各
ディスクごとにデータを格納するための複数のブロック
とパリティ情報を格納するための複数のブロックとを含
む。パリティ情報がどこに格納されるかはユーザーによ
り与えられるアルゴリズムにより制御される。ＲＡＩＤ
レベル４システムにおけると同様、ＲＡＩＤレベル５の
書き込みは少なくとも二つのディスクへのアクセスを必
要とする。しかしＲＡＩＤレベル４システムで一つの群
への書き込み毎に同一の専用パリティディスクへのアク
セスを必要としたようなことは不要である。この特徴が
同時的書き込みオペレーションの可能性を与えてくれ
る。
【０００７】付加ディスクアレイをもつ構成はパリティ
・ストライピング（parity striping、パリティ縞模様
の意）と呼ばれ、ジム グレイ、ボブ ホルスト、およ
びマーク ウォルカー共著の「ディスクアレイのパリテ
ィ・ストライピング：許容可能なスループットを備えた
廉価かつ高信頼度の格納装置（Low-Cost Reliable Stor
age with Acceptable Throughput）」と題するタンデム
コンピューターインコーポレーテッド社発行の記事、タ
ンデムテクニカルレポートＮｏ.９０.２、１９９０年１
月号に発表されている。このパリティストライピングシ
ステムではパリティ情報のみがディスク間に分配され、
パリティは大きな連続量としてマッピングされる。デー
タはディスク間に分割されず、在来の方法で格納され
る。
【０００８】コンピューターシステム内で上記のいずれ
かのディスクアレイコンフィギュレーションを利用する
ためには、ホストシステムデータバスと複数のディスク
ドライブとを相互接続するデータ路構造が必要とされ
る。大抵のシステムは複数のディスクドライブとホスト
システムとを相互接続する固定的データ路構造を含んで
いる。しかしながら、そのような固定的構造はいろいろ
の異なる量のディスクドライブあるいはいろいろのＲＡ
ＩＤコンフィギュレーションを許容するためのディスク
アレイシステムを再構成するには支障がある。さらに、
大抵のディスクアレイシステムではホストはアレイコン
トローラとして動作し、パリティの発生および検査を行
うので、ホストのプロセッシング（処理）のオーバーヘ
ッドが増大する結果となる。
【０００９】
【発明が解決しようとする課題】それゆえ本発明は、第
一および第二の組のデータバスの間にバスマッピング
（バスの配設）を与える新規かつ有用なバスルーチング
スイッチを与えることを課題とする。
【００１０】本発明のもう一つの課題はホストシステム
をディスクアレイに接続するためのバスルーチングスイ
ッチを与えることである。
【００１１】本発明のさらに別の課題は、いろいろの異
なるディスクアレイコンフィギュレーションを支えるこ
とのできるホスト-ディスクアレイ間の新規有用なバス
マッピング機構を与えることである。
【００１２】本発明のさらに別の課題はパリティの発生
を行うこと、およびルーチングを有する機構を与えるこ
とである。
【００１３】
【課題を解決するための手段】上記課題に鑑みて、本発
明は、第一群の複数のバスの選択されたバスと第二群の
複数のバスの選択されたバスを相互に接続する装置であ
って、前記第二群のバスの各々のバスに対応しており、
その出力端が前記第二群の各々のバスに接続され且つそ
の複数の入力端が前記第一群の複数のバスに接続されて
おり、選択された一の前記入力端に接続されたバスを前
記出力端に接続されたバスに接続するマルチプレクサか
ら成る第一群のバスマルチプレクサと、前記第一群のバ
スの各々のバスに対応しており、その出力端が前記第一
群の各々のバスに接続され且つその複数の入力端が前記
第二群の複数のバスに接続されており、選択された一の
前記入力端に接続されたバスを前記出力端に接続された
バスに接続するマルチプレクサから成る第二群のバスマ
ルチプレクサと、その複数の入力端が前記第一群の複数
の各々のバスに接続され、その出力端が前記第一群及び
前記第二群の各々の前記マルチプレクサの入力端の一つ
に接続されたパリティ発生回路と、から構成されたこと
を特徴とするバス接続装置を提供するものである。
【００１４】以下に述べる本発明の実施例はディスクア
レイコントローラに接続される四つのバス（四バス）と
ディスクドライブアレイに接続のための六つのバス（六
バス）とを含む。バススイッチは上記四コントローラ側
バスの一つ以上を六アレイ側のバスに選択的に連結する
六個のバスマルチプレクサを含む。バスマルチプレクサ
は各々、パリティ発生器の出力を受信するように接続さ
れ、パリティ発生器は六アレイ側バスのいずれかに出力
を与えることができる。六バスマルチプレクサはコント
ローラからディスクアレイへのデータおよびパリティ情
報の書き込みを可能にする。別に付加されたバスマルチ
プレクサが読み取りオペレーションの期間にデータをア
レイ側バスからコントローラ側バスへ与える。ここに説
明する実施例は、故障したディスクドライブ上に格納さ
れた情報を再構成するとともにパリティ検査情報を得る
ためのための構造体を含む。
【００１５】本発明の上記その他の目的、特徴、および
利点は以下の詳細な説明と添付の図面を参照することに
より理解されよう。
【００１６】
【実施例】本発明に基づき、第一および第二バス群の間
でデータのルーチング（すなわちデータに経路を与える
こと）を行うための一般的アーキテクチャは図１のブロ
ック線図に示される。このアーキテクチャはディスクア
レイコントローラ（図示してなし）に関連した第一群の
バス（参照符号Ｃ1ないしＣXで同定される）を、複数の
ディスクドライバに関連した第二群のバス（参照符号Ｄ
1ないしＤN）に連結する。コントローラバスの数Ｘおよ
びドライブバスの数Ｎは互に独立であり、アーキテクチ
ャを与えることによって初めて制限される。図に示され
るすべてのバスは同一の幅を有する。
【００１７】このアーキテクチャは三つの主要なブロッ
クで構成される。それらはバススイッチモジュール４
０、パリティモジュール５０、および制御モジュール６
０である。バススイッチモジュール４０はコントローラ
バスＣ1ないしＣXおよびドライブバスＤ1ないしＤNの間
に接続される。別のバス５３がパリティモジュール５０
をバススイッチモジュール４０に接続する。バススイッ
チモジュール４０の内部的構造および動作は図４および
図５に関連して後述する。バススイッチモジュール４０
により与えられる機能の説明は以下の通りである。
【００１８】バススイッチモジュール４０は任意の一コ
ントローラバスと任意の一ドライブバスとの間の一方向
接続を与える。いくつかのコントローラバスと同数のド
ライブバスとの間の多重接続も許される。さらにこのバ
ススイッチモジュールは任意の二つ以上のコントローラ
バスを一つ以上のドライババスへ一方向接続することが
できる。バス５３を介して得られるパリティ情報もまた
任意の一ドライブバスに与えられる。
【００１９】パリティモジュール５０は各コントローラ
バスからデータを受信するための接続子と、バススイッ
チモジュール４０にパリティ情報を与えるためのバス５
３への接続子とを有する。パリティモジュール５０の内
部構造および動作は図６に関連して後で説明する。パリ
ティモジュール５０は、各アクティブコントローラバス
の排他的ＯＲビット演算を行うことによりＲＡＩＤレベ
ル３、４、および５についてのパリティ情報を発生す
る。
【００２０】パリティモジュール５０はまたコントロー
ラバス上に置かれたデータからパリティを再計算するこ
と、および再計算されたパリティを格納されている計算
済みの情報と比較することにより、ＲＡＩＤレベル３、
４、および５を用いる読み取りアプリケーションにおい
てパリティ情報の検査を行う機能を有する。ＲＡＩＤレ
ベル３、４、５を用いるアプリケーションにおけるドラ
イブデータの再構成はパリティモジュール５０によって
も行われる。喪失したドライブ情報は残りのディスクド
ライブの排他的ＯＲビット演算を行うとにより再構成さ
れる。
【００２１】バススイッチモジュール４０およびパリテ
ィモジュール５０の内部コンフィギュレーションディス
クアレイコントローラ（図示してなし）の指示の下にモ
ジュール６０により制御される。制御モジュール６０は
またパリティエラー等の問題が生じたときは常にディス
クアレイコントローラに通知する。
【００２２】図２には四ホストポートと六アレイポート
とを含むデータ・パリティ交換デバイスが本好ましい実
施例としてブロック線図の形で示されている。ここでは
単一の半導体チップ上に形成された構成が図示してあ
る。ＡＢＵＦ、ＢＢＵＦ、ＣＢＵＦ、ＤＢＵＦと記され
た四つのホストポートは四つの外部コントローラバスへ
の接続を与える。ＡＤＲＶ、ＢＤＲＶ、ＣＤＲＶ、ＤＤ
ＲＶ、ＥＤＲＶ、ＦＤＲＶと記されたアレイポートは六
つの外部ディスクドライブバスに接続する。
【００２３】チップ上にはバススイッチモジュール４０
およびパリティモジュール５０に加えて、ラッチモジュ
ール３０が含まれる。このチップ内で内部バスＢＰＡＯ
ＵＴＬ、ＢＰＢＯＵＴＬ、ＢＰＣＯＵＴＬ、ＢＰＤＯＵ
ＴＬがデータを四つのホストポートに与え、バスＢＰＡ
ＩＮ、ＢＰＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮがホスト
ポートからラッチモジュール３０およびパリティモジュ
ール５０へデータを伝える。ＤＰＡＯＵＴ、ＤＰＢＯＵ
Ｔ、ＤＰＣＯＵＴ、ＤＰＤＯＵＴ、ＤＰＥＯＵＴ、ＤＰ
ＦＯＵＴと記された六っつの内部バスはバススイッチモ
ジュール４０からドライブポートへデータを送信し、バ
スＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、
ＤＰＥＩＮ、ＤＰＦＩＮはアレイポートからのバススイ
ッチモジュール４０へデータを与える。
【００２４】ラッチモジュール３０、バススイッチモジ
ュール４０およびパリティモジュール５０の内部構造は
それぞれ図３ないし図６に関連して説明する。図３に示
されているのはラッチモジュール３０で、これは参照番
号１０１ないし１０４で同定されバスＢＰＡＩＮ、ＢＰ
ＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮからデータを受信す
べく接続された四つのラッチを含み、それぞれＢＰＡＩ
ＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣＩＮＬ、ＢＰＤＩＮＬを
介して、ラッチされたデータをバススイッチモジュール
４０に与える。
【００２５】ラッチモジュール３０はさらに、バスＢＰ
ＡＯＵＴ、ＢＰＢＯＵＴ、ＢＰＣＯＵＴ、ＢＰＤＯＵＴ
およびＰＡＲＩＮを介してバススイッチモジュール４０
からデータを受信すべく接続された五つのバスラッチ１
１１ないし１１５を含む。ラッチ１１１ないし１１４の
出力はそれぞれバスＢＰＡＯＵＴＬ、ＢＰＢＯＵＴＬ、
ＢＰＣＯＵＴＬ、ＢＰＤＯＵＴＬに与えられる。ラッチ
１１４の出力はバスバスＰＡＲＩＮＬを介してパリティ
モジュール５０に接続される。
【００２６】ラッチ１０１ないし１０４および１１１な
いし１１５は制御モジュール（図示してなし）から受信
する制御信号に応答して受信したデータをラッチし、又
は通過させる。図３にはまた参照番号１２１ないし１２
４および１３１ないし１３５で同定されるパリティ検査
回路が示されている。これらは各ラッチ回路の出力に接
続される。各パリティ検査回路はパリティエラーが検出
されたときは常に、制御モジュールに与えられるエラー
信号を発生する。
【００２７】図４および５は図２に示すバススイッチモ
ジュール４０の内部構造のブロック線図である。バスス
イッチモジュール４０は六つの５：１マルチプレクサ１
４１ないし１４６を含む。各マルチプレクサの各対応の
入力端はバスＢＰＡＩＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣＩ
ＮＬ、ＢＰＤＩＮＬおよびパリティモジュール５０の出
力端であるＰＡＲＯＵＴに接続される。マルチプレクサ
１４１ないし１４６はバスＤＰＡＯＵＴ、ＤＰＢＯＵ
Ｔ、ＤＰＣＯＵＴ、ＤＰＤＯＵＴ、ＤＰＥＯＵＴ、ＤＰ
ＦＯＵＴにそれぞれ接続される。
【００２８】バススイッチモジュール４０はさらに、番
号１５１ないし１５４で同定される四つの７：１バスマ
ルチプレクサを含む。マルチプレクサ１５１ないし１５
４各々の入力端は各々、対応するバスＤＰＡＩＮ、ＤＰ
ＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩＮ、ＤＰＦ
ＩＮおよびＰＡＲＯＵＴに接続される。６：１マルチプ
レクサ１５５もまたバスＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰ
ＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩＮ、ＤＰＦＩＮに接続さ
れる。マルチプレクサ１５１ないし１５５の出力端はそ
れぞれバスＢＰＡＯＵＴ、ＢＰＢＯＵＴ、ＢＰＣＯＵ
Ｔ、ＢＰＤＯＵＴおよびＰＡＲＩＮに接続される。
【００２９】マルチプレクサ１４１ないし１４６各々は
制御モジュール（図示してなし）から受信する選択信号
に応答し、バスＢＰＡＩＮＬ、ＢＰＢＩＮＬ、ＢＰＡＣ
ＩＮＬ、ＢＰＤＩＮＬおよびＰＡＲＯＵＴの任意の一つ
をマルチプレクサの対応出力バスに連結する。同様にし
てマルチプレクサ１５１ないし１５５の各々は制御モジ
ュールから受信する選択信号に応答してバスＤＰＡＩ
Ｎ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、ＤＰＥＩ
Ｎ、ＤＰＦＩＮ、およびＰＡＲＯＵＴの任意の一つをこ
れらマルチプレクサの対応出力に接続する。
【００３０】パリティモジュール５０の内部構造は図６
にブロック線図で例示されている。パリティモジュール
５０は四つの４：１マルチプレクサ１６１ないし１６４
を含む。マルチプレクサ１６１はバスＢＰＡＩＮＬ、Ｂ
ＰＡＯＵＴＬ、ＰＡＲＩＮＬおよびＢＰＡＯＵＴからデ
ータを受信すべく接続される。マルチプレクサ１６２は
バスＢＰＢＩＮＬ、ＢＰＢＯＵＴＬ、ＰＡＲＩＮＬおよ
びＢＰＢＯＵＴからデータを受信すべく接続される。マ
ルチプレクサ１６３はバスＢＰＣＩＮＬ、ＢＰＣＯＵＴ
Ｌ、ＰＡＲＩＮＬおよびＢＰＣＯＵＴからデータを受信
すべく接続される。マルチプレクサ１６４はバスＢＰＤ
ＩＮＬ、ＢＰＤＯＵＴＬ、ＰＡＲＩＮＬおよびＢＰＤＯ
ＵＴからデータを受信すべく接続される。
【００３１】パリティ情報は計算され、検査される。ド
ライブデータは選択されたバスについて排他的ＯＲビッ
ト演算を行うことにより再構成される。パリティモジュ
ール５０は、マルチプレクサ１６１、１６２の出力を組
み合わせるべく接続された第一排他的ＯＲ回路１７１
と、マルチプレクサ１６３、１６４の出力を組み合わせ
るべく接続された第二の排他的ＯＲ回路１７２と、排他
的ＯＲ回路１７１、１７２の出力を組み合わせるための
第三排他的ＯＲ回路１８１とを含む。パリティモジュー
ル５０の出力は上記三つの排他的ＯＲ回路の出力を受信
すべく接続された３：１マルチプレクサ１９１により与
えられる。マルチプレクサ１９１の出力はバススイッチ
モジュール４０に与えられ、このバススイッチモジュー
ル４０が次いでそのパリティデータを上述したように任
意のコントローラ又はドライブバスに与える。
【００３２】マルチプレクサ１６１ないし１６４は制御
モジュール（図示してなし）から受信した選択信号に応
答して、選択されたデータバスを排他的ＯＲ回路１７
１、１７２に連結する。マルチプレクサ１９１は制御モ
ジュールから受信した選択信号に応答して排他的ＯＲ演
算に関与するバスの数を制限する。例えば、ＲＡＩＤレ
ベル３、４、又は５の書き込みオペレーションの期間
中、パリティを発生するためには四つのバスから受信し
たデータを結合することができるが、ＲＡＩＤレベル１
に基づくアレイコンフィギュレーションで保存されるデ
ータの検査のためにはただ二つのバスのみを連結すれば
よい。
【００３３】当業者は本発明が上記の特定の実施例に限
定されないことを認識できよう。また本発明の要旨を逸
脱することなく種々の設計変更が可能であることを了解
されよう。例えば上記四つのコントローラ側バスおよび
六ドライブバスの間の接続を与えるバススイッチはいろ
いろに変えることができる。またこのスイッチは任意数
のコントローラ又はドライブデータバスを許容するよう
に拡張することができる。さらに、上に開示した構造は
ディスクアレイへの用途に限られず、複数のバス間の可
変接続性が必要な任意の用途に採用できよう。
【００３４】
【効果】以上説明したように本発明は複数データバス間
にデータ経路を設ける能力を与える簡単なバススイッチ
を与えることができる。上記の実施例のバススイッチは
ディスクアレイコントローラに関連する第一群のバス
と、ディスクアレイ内の個別的ディスクドライブに関連
する第二群のバスとの間のバスを経路化することがで
き、さらにパリティ情報を発生する能力を有する。
【図面の簡単な説明】
【図１】本発明に基づくデータおよびパリティ情報の経
路設定を行うためのアーキテクチャ全体を示すブロック
線図である。
【図２】本発明の好ましい実施例である四ホストポート
および六アレイポートを含むデータ・パリティ交換デバ
イスのブロック線図である。
【図３】図２に示すラッチモジュールのブロック線図で
ある。
【図４】図２に示すバススイッチモジュールの内部構造
のブロック線図の一部である。
【図５】図４に続くブロック線図の残りの部分である。
【図６】図２に示すパリティモジュールのブロック線図
である。
【符号の説明】
ＡＢＵＦ、ＢＢＵＦ、ＣＢＵＦ、ＤＢＵＦ ホストポー
ト ＡＤＲＶ、ＢＤＲＶ、ＣＤＲＶ、ＤＤＲＶ、ＥＤＲＶ、
ＦＤＲＶ アレイポート ＢＰＡＯＵＴＬ、ＢＰＢＯＵＴＬ、ＢＰＣＯＵＴＬ、Ｂ
ＰＤＯＵＴＬ 内部バス ＢＰＡＩＮ、ＢＰＢＩＮ、ＢＰＡＣＩＮ、ＢＰＤＩＮ
バス ＤＰＡＯＵＴ、ＤＰＢＯＵＴ、ＤＰＣＯＵＴ、ＤＰＤＯ
ＵＴ、ＤＰＥＯＵＴ、ＤＰＦＯＵＴ 内部バス ＤＰＡＩＮ、ＤＰＢＩＮ、ＤＰＣＩＮ、ＤＰＤＩＮ、Ｄ
ＰＥＩＮ、ＤＰＦＩＮバス
フロントページの続き (73)特許権者 592089054 エヌシーアール インターナショナル インコーポレイテッド ＮＣＲ Ｉｎｔｅｒｎａｔｉｏｎａｌ, Ｉｎｃ. アメリカ合衆国 45479 オハイオ、デ イトン サウス パターソン ブールバ ード 1700 (73)特許権者 595026416 シンバイオス・インコーポレイテッド アメリカ合衆国 コロラド州 80525 フォート コリンズ ダンフィールド コート 2001 (72)発明者 キース ビー．デュラーク アメリカ合衆国 67037 カンザス、ダ ービー、ヒラ 8652 (72)発明者 ウィリアム ヴィ．コートライト、ザ セカンド アメリカ合衆国 67226 カンザス、ウ イチタ、エヌ．ロック ロード 2801、 ＃2403 (56)参考文献 特開 平２−81123（ＪＰ，Ａ) 特開 平２−90524（ＪＰ，Ａ) 国際公開90／280（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/06 G06F 13/36

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 第一群の複数のバスの選択されたバスと
    第二群の複数のバスの選択されたバスを相互に接続する
    装置であって、 前記第二群のバスの各々のバスに対応しており、その出
    力端が前記第二群の各々のバスに接続され且つその複数
    の入力端が前記第一群の複数のバスに接続されており、
    選択された一の前記入力端に接続されたバスを前記出力
    端に接続されたバスに接続するマルチプレクサから成る
    第一群のバスマルチプレクサと、 前記第一群のバスの各々のバスに対応しており、その出
    力端が前記第一群の各々のバスに接続され且つその複数
    の入力端が前記第二群の複数のバスに接続されており、
    選択された一の前記入力端に接続されたバスを前記出力
    端に接続されたバスに接続するマルチプレクサから成る
    第二群のバスマルチプレクサと、 その複数の入力端が前記第一群の複数の各々のバスに接
    続され、その出力端が前記第一群及び前記第二群の各々
    の前記マルチプレクサの入力端の一つに接続されたパリ
    ティ発生回路と、 から構成されたことを特徴とするバス接続装置。
JP14505392A 1991-05-17 1992-05-12 バス接続装置 Expired - Fee Related JP3187525B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70192191A 1991-05-17 1991-05-17
US701921 1991-05-17

Publications (2)

Publication Number Publication Date
JPH05173722A JPH05173722A (ja) 1993-07-13
JP3187525B2 true JP3187525B2 (ja) 2001-07-11

Family

ID=24819207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14505392A Expired - Fee Related JP3187525B2 (ja) 1991-05-17 1992-05-12 バス接続装置

Country Status (5)

Country Link
US (1) US6023754A (ja)
EP (1) EP0514195B1 (ja)
JP (1) JP3187525B2 (ja)
DE (1) DE69221534T2 (ja)
HK (1) HK1002045A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581727B2 (ja) * 1994-11-11 2004-10-27 株式会社日立製作所 ディスクアレイコントローラ及びディスクアレイ装置
JP4294142B2 (ja) 1999-02-02 2009-07-08 株式会社日立製作所 ディスクサブシステム
US6397267B1 (en) 1999-03-04 2002-05-28 Sun Microsystems, Inc. Redirected I/O for scalable performance storage architecture
US6349357B1 (en) * 1999-03-04 2002-02-19 Sun Microsystems, Inc. Storage architecture providing scalable performance through independent control and data transfer paths
US6370605B1 (en) 1999-03-04 2002-04-09 Sun Microsystems, Inc. Switch based scalable performance storage architecture
US6604155B1 (en) 1999-11-09 2003-08-05 Sun Microsystems, Inc. Storage architecture employing a transfer node to achieve scalable performance
US20020128815A1 (en) * 2001-01-06 2002-09-12 Merchant Arif A. Automatic configuration of a data storage system
US7103523B2 (en) * 2001-03-01 2006-09-05 International Business Machines Corporation Method and apparatus for implementing multiple configurations of multiple IO subsystems in a single simulation model
US6513098B2 (en) 2001-05-25 2003-01-28 Adaptec, Inc. Method and apparatus for scalable error correction code generation performance
JP2003303055A (ja) 2002-04-09 2003-10-24 Hitachi Ltd ディスクアダプタとディスクアレイをスイッチを介して接続したディスク装置
US7073022B2 (en) 2002-05-23 2006-07-04 International Business Machines Corporation Serial interface for a data storage array
US7281063B2 (en) * 2003-07-22 2007-10-09 Hewlett-Packard Development Company, L.P. Signal routing circuit board coupling controller and storage array circuit board for storage system
DE102004030602B4 (de) * 2004-06-24 2007-04-19 Infineon Technologies Ag Paralleler Datenbus und Verfahren zum Betreiben eines parallelen Datenbusses
TWI316664B (en) * 2004-11-03 2009-11-01 Via Tech Inc A chipset supporting two kinds of buses
CN100397352C (zh) * 2005-09-15 2008-06-25 威盛电子股份有限公司 磁碟阵列的检测回复电路及其方法
JP2012133843A (ja) * 2010-12-21 2012-07-12 Toshiba Corp 半導体記憶装置
EP3674902A1 (en) * 2018-12-26 2020-07-01 Robert Bosch GmbH A memory system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759562A (fr) * 1969-12-31 1971-04-30 Ibm Dispositif d'emmagasinage auxiliaire et methode mise en oeuvre
US3916380A (en) * 1974-11-06 1975-10-28 Nasa Multi-computer multiple data path hardware exchange system
US4024498A (en) * 1975-08-04 1977-05-17 Mcintosh Billy L Apparatus for dead track recovery
DE3001638A1 (de) * 1980-01-17 1981-07-23 Siemens AG, 1000 Berlin und 8000 München Passives bussystem fuer dezentral strukturierte mehrrechneranordnungen, insbesondere multimikrocomputer-anordnungen
DE3003340C2 (de) * 1980-01-30 1985-08-22 Siemens AG, 1000 Berlin und 8000 München Verfahren und Schaltungsanordnung zur Übertragung von binären Signalen zwischen über ein zentrales Busleitungssystem miteinander verbundenen Anschlußgeräten
US4386416A (en) * 1980-06-02 1983-05-31 Mostek Corporation Data compression, encryption, and in-line transmission system
US4494196A (en) * 1981-05-19 1985-01-15 Wang Laboratories, Inc. Controller for peripheral data storage units
US4583194A (en) * 1981-12-23 1986-04-15 Pitney Bowes Inc. Fixed disk controller for use in a word processing system
US4503535A (en) * 1982-06-30 1985-03-05 Intel Corporation Apparatus for recovery from failures in a multiprocessing system
US4612613A (en) * 1983-05-16 1986-09-16 Data General Corporation Digital data bus system for connecting a controller and disk drives
US4773004A (en) * 1983-05-16 1988-09-20 Data General Corporation Disk drive apparatus with hierarchical control
US4600990A (en) * 1983-05-16 1986-07-15 Data General Corporation Apparatus for suspending a reserve operation in a disk drive
JPH0675329B2 (ja) * 1986-02-18 1994-09-21 ソニー株式会社 ディスクプレーヤ
US4761785B1 (en) * 1986-06-12 1996-03-12 Ibm Parity spreading to enhance storage access
US5175865A (en) * 1986-10-28 1992-12-29 Thinking Machines Corporation Partitioning the processors of a massively parallel single array processor into sub-arrays selectively controlled by host computers
US4775978A (en) * 1987-01-12 1988-10-04 Magnetic Peripherals Inc. Data error correction system
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors
US4914656A (en) * 1988-06-28 1990-04-03 Storage Technology Corporation Disk drive memory
AU630635B2 (en) * 1988-11-14 1992-11-05 Emc Corporation Arrayed disk drive system and method
US4968977A (en) * 1989-02-03 1990-11-06 Digital Equipment Corporation Modular crossbar interconnection metwork for data transactions between system units in a multi-processor system
US5206943A (en) * 1989-11-03 1993-04-27 Compaq Computer Corporation Disk array controller with parity capabilities
US5140592A (en) * 1990-03-02 1992-08-18 Sf2 Corporation Disk array system
US5134619A (en) * 1990-04-06 1992-07-28 Sf2 Corporation Failure-tolerant mass storage system
US5185876A (en) * 1990-03-14 1993-02-09 Micro Technology, Inc. Buffering system for dynamically providing data to multiple storage elements
US5210860A (en) * 1990-07-20 1993-05-11 Compaq Computer Corporation Intelligent disk array controller

Also Published As

Publication number Publication date
HK1002045A1 (en) 1998-07-24
EP0514195A3 (en) 1993-10-06
DE69221534T2 (de) 1998-06-25
JPH05173722A (ja) 1993-07-13
US6023754A (en) 2000-02-08
DE69221534D1 (de) 1998-04-23
EP0514195B1 (en) 1997-08-13
EP0514195A2 (en) 1992-11-19

Similar Documents

Publication Publication Date Title
JP3187525B2 (ja) バス接続装置
EP0594464B1 (en) Method of operating a data storage disk array
US5345565A (en) Multiple configuration data path architecture for a disk array controller
US5418925A (en) Fast write I/O handling in a disk array using spare drive for buffering
US5487160A (en) Concurrent image backup for disk storage system
US5257391A (en) Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
US8589769B2 (en) System, method and storage medium for providing fault detection and correction in a memory subsystem
US5134619A (en) Failure-tolerant mass storage system
US5237658A (en) Linear and orthogonal expansion of array storage in multiprocessor computing systems
US5287462A (en) Bufferless SCSI to SCSI data transfer scheme for disk array applications
US5077736A (en) Disk drive memory
US5550986A (en) Data storage device matrix architecture
JP2831072B2 (ja) ディスクドライブメモリ
EP0508602B1 (en) Disk array storage control system
US5007053A (en) Method and apparatus for checksum address generation in a fail-safe modular memory
US6918007B2 (en) Memory controller interface with XOR operations on memory read to accelerate RAID operations
JPH054699B2 (ja)
WO1992009952A1 (en) Redundancy accumulator for disk drive array memory
US6678768B1 (en) Method and apparatus for configuring redundant array of independent disks (RAID)
US6108812A (en) Target device XOR engine
US7103826B2 (en) Memory system and controller for same
JPH06243048A (ja) 再構成可能な記憶装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350