JPH054699B2

JPH054699B2 -

Info

Publication number: JPH054699B2
Application number: JP63122248A
Authority: JP
Inventors: Deishon Izatsuku; Jon Joojo Kurisutosu
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-07-02
Filing date: 1988-05-20
Publication date: 1993-01-20
Also published as: JPS6421652A; EP0297507A3; EP0297507A2; US4849978A

Description

【発明の詳細な説明】

Ａ産業上の利用分野本発明は、データ処理の分野に関し、具体的に
は、複数または単数のプロセツサで使用されるバ
ツク・アツプ・メモリ・システムに関する。Ｂ従来技術およびその問題点大型および小型データ処理システムでは、メモ
リ・ユニツトの故障の場合にデータを再構成でき
るのが望ましいことが判明している。複数のプロ
セツサが共用メモリにアクセスできる、密結合さ
れたアーキテクチヤのコンピユータ・システムで
は、メモリ・ユニツトの１つが故障したためにデ
ータの一部が失われた場合、メモリに記憶された
データを再構成できることが特に重要である。こ
の共用メモリは、いくつかの独立メモリ・ユニツ
トを含み、各ユニツトは、記憶装置、記憶制御装
置マイクロプロセツサおよびシステムの通信媒体
へのインターフエースをもつ。通信媒体として
は、プロセツサに相互接続されたバス・システム
または直列伝送回線が使用できる。当技術で使用
されている相互接続の方法は、２地点間リンク、
分岐リンクまたはクロスバー交換機など様々あ
る。通常、データは、通常一時に4096バイト程度
のブロツクとして、プロセツサとメモリ・ユニツ
トの間で転送される。信頼性の高いシステムでは、任意のメモリ・ユ
ニツトに記憶されたデータが、個々のメモリ・ユ
ニツトが故障した場合でさえ、常に利用できるこ
とが必要である。メモリ・ユニツトの信頼性は、
その構成要素のいくつかを複製することによつて
向上できるが、一般に、こうした手段は、他のソ
ースからデータを再構成する手段よりも複雑で、
それほど経済的でもない。従来、共用メモリをもつシステムのデータ可用
性は、別々の２つのユニツトにデータのコピー２
部を記憶することによつて実現されてきた。こう
したシステムは、２重化として知られる１対１バ
ツクアツプを使用する。しかし、この方法は、す
べてのメモリ・ユニツトを完全に複製することが
必要で、したがつて通常必要な記憶装置の２倍の
記憶装置が必要なため、高価な解決法である。大
容量のメモリが必要なシステムでは、２重化は、
メモリのコストだけでなく床面積、保守など経済
的な要因もあつて高くつく。したがつて、メモ
リ・システムの各ユニツトを複製しないで、メモ
リ・システムのバツクアツプを確保できることが
望ましい。米国特許第4092732号には、デイスク・ドライ
ブにおける記憶データの回復システムが記載され
ている。このシステムでは、データ・レコーダが
複数のセグメントに分割されて、それがｎ個の独
立したデイスク・ドライブに分配される。他のす
べてのセグメントのモジユーロ２検査合計を含む
検査合計セグメントが、追加のデイスク・ドライ
ブに記憶される。この特許は、特に直接アクセス
記憶装置（DASD）に関するもので、特別なセグ
メント分割と複数の装置に対するデータの分配が
必要である。それとは対照的に、本発明は、あら
ゆるメモリ・タイプに関するもので、特別なフオ
ーマツト化や複数のメモリ・ユニツトに対するデ
ータの分配は必要ではない。米国特許第4413339号では、１つのデータ処理
装置とデータ記憶装置の間で転送されるデータを
検査するために、リード・ソロモン・コードが実
施されている。この特許は、複数のデータ処理シ
ステムにアクセスできる複数の記憶システムにデ
ータを記憶することは取り扱つていない。米国特許第4412280号では、検査合計を用いて、
２つのデータ処理システム間でデータを交互検査
することが記載されている。しかし、マーフイー
等の特許には、複数の処理システムにアクセス可
能な複数のメモリ・ユニツトにデータを記憶する
ことも、すべてのメモリ・ユニツトのデータをバ
ツクアツプする１つのバツクアツプ・メモリ・ユ
ニツトの使用についても記載されてない。単一データの障害から回復する検査合計方法の
基本概念は、当技術では周知であり、シエヴイオ
レク（Siewiorek）等の「高信頼性システム設計
の理論と実際（The Theory and Practice of
Reliable System Design）」、デイジタル・プレ
ス、1982年刊、およびオーンステイン
（Ohrnstein）等の「プルリバス−高信頼性多重
プロセツサ（Pluribus−Ａ Reliable Multi
Processor）」、AFIPS会議議事録、44巻、551−
559頁、AFIPSプレス・モントヴエール、ニユー
ジヤージー、1975年に記載されている。しかし、
本発明の単一のバツクアツプ・メモリ・ユニツト
を用いた複数のメモリ・ユニツトのバツクアツ
プ、およびそれに関連する諸問題やその解決策は
開示されていない。したがつて、本発明の目的は、信頼性と可用性
の高い、メモリ・システムを提供することであ
る。本発明のもう一つの目的は、コストおよびシス
テムの他のオーバーヘツドの増加が最小限で済
む、可用性と、信頼性の高いメモリ・システムを
提供することである。本発明のもう一つの目的は、２つのメモリ・ユ
ニツトまたはプロセツサが同時に故障することは
ないと仮定して、メモリ・ユニツトを１台追加す
るだけでよい、複数プロセツサ・システムに使用
される信頼性と可用性の高い、メモリ・システム
を提供することである。本発明の以上およびその他の目的、利点および
特徴は、以下の明細書と添付図面を参照するとよ
り明らかになる。Ｃ問題点を解決するための手段この目的を達成するため、本発明のメモリは、
対応するメモリスペースが同じアドレスラベルを
有するような複数のメモリスペースを有する複数
のメモリモジユールと、上記メモリモジユールと
対応するメモリスペースが同じアドレスラベルを
有するような複数のメモリスペースを有するバツ
クアツプメモリユニツトと、上記複数のメモリモ
ジユールにおける対応するアドレスラベルを有す
る各メモリスペースの内容の検査合計を計算する
手段と、上記検査合計を上記バツクアツプメモリ
ユニツトの対応するアドレスラベルを有するメモ
リスペースに記憶する手段と、上記メモリモジユ
ールの１つに障害が生じたときに、他のメモリモ
ジユールにおけるデータおよび上記バツクアツプ
メモリユニツトにおける上記検査合計から、上記
障害の生じたメモリモジユールに以前に記憶され
ていたデータを計算する手段と、を有することを
特徴としている。Ｄ実施例本発明の目的と特色を示す図の実施例によれ
ば、設計と性能の点でそれぞれ等しい複数のメモ
リ・ユニツトから構成される信頼性と可用性の高
いメモリ・システムが設けられている。このｎ個
のユニツトに対して、バツクアツプ用として１つ
の追加メモリ・ユニツトが使用される。バツクア
ツプ・メモリ・ユニツトに記憶されるバツクアツ
プ・データは、他のすべてのメモリ・ユニツトに
記憶されたすべてのデータの検査合計から成る。
これは、バツクアツプ・ユニツトのアドレスｘの
ワードが他のすべてのメモリ・ユニツトのアドレ
スｘにあるすべてのワードの検査合計になるよう
にされたものである。この検査合計は、２を基数
とする数のモジユーロ２加算に基づいているが、
他のモジユーロや他の基数を用いることもでき
る。バツクアツプ・ユニツト以外の他のユニツト
に障害がある場合、その内容は、バツクアツプ・
ユニツトに記憶された検査合計に、障害のないす
べてのメモリ・ユニツトの内容をモジユーロ２加
算することによつて再構成できる。バツクアツ
プ・ユニツトに障害がある場合、当然、その内容
は、バツクアツプされているメモリ・ユニツトの
内容から再生成できる。第１図は、共用メモリをもつ疎結合式または密
結合式プロセツサの代表的なシステムを示す。こ
のシステムは、相互接続構造１６を介してメモ
リ・ユニツト１３，１４および１５に接続された
プロセツサ１０，１１および１２から構成され
る。当業者には明らかなことであるが、こうした
システムでは任意の数のプロセツサが使用でき、
また任意の数のメモリ・ユニツトが使用できる。
上述のように、相互接続構造１６としては、２地
点間接続、分岐ネツトワーク、クロスバー交換機
などプロセツサとメモリ・ユニツトを接続するど
んな手段でも使用できる。本発明では、第２図に示すように、システムの
他のすべてのメモリ・ユニツトに対するバツクア
ツプとして働く追加メモリ・ユニツト２０が追加
される。メモリ・ユニツト２０は、メモリ・ユニ
ツト１３，１４および１５と同じ容量をもち、少
なくともそれらの帯域幅をもつ。メモリ・ユニツ
ト１３，１４，１５および２０は、それぞれ、ｍ
個のサブユニツトをもつ。すなわち、たとえば、
メモリ・ユニツト１３は、サブユニツト１３ａ，
ｂ，ｃを含む。たとえば、これらのサブユニツト
として、メモリ・カードが使用できる。さらに、
各メモリ・ユニツト１３，１４，１５および２０
は、アドレツシングなどを制御し、それぞれポー
ト３１，３２，３３および３４を介して他のプロ
セツサおよびメモリ・ユニツトと双方向通信を可
能にする制御回路２１，２２，２３および２４を
含む。明らかに、メモリ・ユニツト２０は、メモ
リ・ユニツト１３，１４および１５と容量が同じ
くらいなので、それらのユニツトに含まれるデー
タ１対１対ではバツクアツプできない。その代わ
りに、バツクアツプ・データは、メモリ・ユニツ
ト１３，１４および１５を含む他のすべてのメモ
リ・ユニツトに記憶されるすべてのデータのモジ
ユーロ２検査合計から、バツクアツプ・ユニツト
のアドレスｘのワードが、他のメモリ・ユニツト
１３，１４および１５のアドレスｘにあるすべて
のワードの検査合計になるように構成される。デ
ータは、メモリ・ユニツトの各アドレスにワー
ド・サイズで記憶される。たとえば、メモリ・ユ
ニツト１３のアドレス０に記憶されたデータをバ
ツクアツプするために、アドレス０にあるデータ
が、ビツト毎に互いに排他的論理和演算され、そ
の結果が、バツクアツプ・ユニツト２０のアドレ
ス０に記憶される。この結果が、検査合計であ
る。メモリ・ユニツトに故障があると、残りのユ
ニツトのアドレス０にあるすべてのデータが、バ
ツクアツプ・ユニツトのアドレス０の検査合計と
排他的論理和演算される。その結果、障害のある
メモリ・ユニツトのアドレス０の再構成データが
行なわれ、そのデータが、既存のメモリ・ユニツ
ト１３，１４および１５の１つの空いているスペ
ース、またはこの目的のために予約された予備メ
モリ・ユニツトに記憶できる。すべてのデータが
再構成されるまで、障害のあるメモリ・ユニツト
の他のすべてのアドレスについてこのプロセス
が、繰り返される。本発明で生成される検査合計は、２を基数とす
るモジユーロ２加算に基づいている。すなわち、
ａ，ｂ，ｃおよびｘが２進値の場合、ｘ＝ａｂｃ (1) が、ａ，ｂおよびｃの検査合計である。ｂ＝ａｘｃ (2) はａ，ｃおよび検査合計ｘから算出されたｂの値
である。２進数ａとｃも代数的に解を得ることが
できる。検査合計のより詳細な取扱いは、現代代数の通
常の教科書のガロワ域の考察の所を参照された
い。２進値ａ，ｂのモジユーロ２加算（）は、下
記の加算表によつて定義される。

【表】これは、ａ，ｂの排他的論理和としても知られ
ている。式１と２は、以下の例に示すような、デ
ータ・ブロツクに拡張することができる。 0100 1011 0100 1011 0110 0100 1101 1111 1100 1011 0001 0110 1010 1111 0110 0011 ｘ＝ａｂｃただし、ｘはブロツクａ，ｂ，ｃの検査合計で
ある。検査合計を構成していたデータの１つのビツト
だけが失われている場合、データのビツトは回復
できる。これを、上述の例と同様に、データ・ブ
ロツクに、あるいは一般にユニツトにも拡大でき
る。以下にその例を示す。 0100 1011 0100 1011 1101 0100 0110 1111 0001 1011 1100 0110 0110 1111 1010 0011 ｂ＝ａｘｃすなわち、ブロツクｂのデータを保持するメモ
リ・ユニツトが障害をおこした場合、上述のよう
に、検査合計Ｘおよびブロツクａとｃからそれが
回復できる。すなわち、第２図を参照すると、バツクアツ
プ・ユニツトのアドレスｉにある検査合計は次の
ように定義される。 c_i＝D_0iD_1i……D_oi (3) アドレスｉにある障害のあるメモリ・ユニツト
ｋのデータは次のように再構成される。 D_ki＝ D_0iD_1i……D_(k-1)iC_i……D_oi (4) 以上のことから、検査合計を生成するために
は、ｎ個のメモリ・ユニツトのデータを取り出
し、それをバツクアツプ・ユニツトに送り、この
部分的な結果とバツクアツプ・ユニツトに記憶さ
れている以前の検査合計との排他的論理和（モジ
ユーロ２数加算）演算を行ない、次いで、その結
果を次の検査合計として記憶することが必要にな
るはずである。こうした方法には、記憶された各
データ・ワードごとにｎ＋１回の転送が必要であ
り、したがつてシステム相互接続構造１６に負担
がかかりすぎる恐れがある。したがつて、相互接
続構造を介する転送が最小となる別の方法が望ま
しい。新しい検査合計を生成し記憶するのに２回
の転送しか必要でないこうした別の方法につい
て、次に説明する。この代替法は、数学的に次の
ように記載できる。バツクアツプ・ユニツト２０
のあるアドレスｉにある以前の検査合計を次式の
ように置く。 C_pld＝ D₀D₁……D_k-pld……D_o (5) 新しいデータをD_k-oewとし、メモリ・ユニツト
ｋのアドレスｉのD_k-pldと置換する。そうすると、新しい検査合計は次式のようにな
る。 C_oew＝D₀D₁……D_k-oew……D_o (6) ＝（D_k-pldD_k-oew）D₀D₁…… ＋D_k-pld……D_o (7) ＝（D_k-pldD_k-oew）C_pld (8) これらの代入が可能なのは、D_k-pldD_k-pld＝
０モジユーロ２であり加算は交換可能なためであ
る。したがつて、メモリ・ユニツトｋのアドレスｉ
にデータを記憶し、それをバツクアツプ・ユニツ
ト２０のアドレスｉにバツクアツプするために
は、メモリ・ユニツトｋのアドレスｉで、新しい
データと以前のデータの排他的論理和を取り、こ
の部分的な結果をバツクアツプ・ユニツト２０に
送り、そこでアドレスｉの以前の検査合計と排他
的論理和を取ることによつて新しい検査合計が生
成され、その結果が、ユニツトｘのアドレスｉに
新しい検査合計として記憶される。ユニツトｋに
記憶されるデータの各ワードについてこのプロセ
スが繰り返される。障害がある場合、最初の健在なユニツトのすべ
てのアドレスからデータを取り出して、それをバ
ツクアツプ・ユニツトに送り、それとそこに記憶
されている検査合計の排他的論理和を取ることに
よつて回復が実施される。残りのすべてのユニツ
トについてそれが繰り返される。すべてのユニツ
トについてそれが実行されると、バツクアツプ・
ユニツト２０は、回復されたデータを含むように
なる。回復の実施中、新しいどんなデータも回復
がまだ完了していないどのアドレスにも記憶され
ない。もちろん、バツクアツプ・ユニツト自体に
障害がある場合、どんなデータも失われない。し
かし、新しいメモリを使用して、既存のデータの
検査合計を再生成し、それを新しいメモリ・ユニ
ツトに記憶するのが望ましい。本発明のバツクアツプ・ユニツトを用いたシス
テムの全体的性能は、相互接続構造の帯域幅と使
用するメモリ・ユニツトの帯域幅に依存する。し
かし、バツクアツプ・ユニツトにアクセスする必
要があるのは、他のメモリ・ユニツトの書込みの
場合だけであり、しかも通常書込み速度は、読取
り速度よりも低い。さらに、バツクアツプ・ユニ
ツトは、他のユニツトより高い内部帯域幅と性能
をもつことができるので、リアル・タイム・バツ
クアツプは相互接続構造全体の帯域幅だけに依存
するようになる。２つまたはそれ以上のメモリ・ユニツトが、同
じアドレスｉにあるデータで更新される場合、以
前の検査合計を新しい部分的な検査合計（D_pld
D_oew）と排他的論理和を取らなければならない
ので、バツクアツプ・ユニツトのアドレスｉにあ
る検査合計の更新を、直列化しなければならな
い。直列化すべきもう一つの理由は、バツクアツ
プ・メモリ・ユニツトへのアクセス経路を瞬間的
にブロツクする原因となり得る相互接続構造の通
信量である。モジユーロ２加算は交換可能なの
で、検査合計の更新の直列化は、検査合計の有効
性には全く重要ではない。すなわち、どのアドレ
スにある検査合計も、どんな順序でも更新でき
る。最終的に、検査合計は、すべてのメモリ・ユニ
ツトに記憶されたすべてのデータを常に正確に反
映する。バツクアツプ・ユニツトのアドレスに記憶され
た検査合計は、特定のメモリ・ユニツトに記憶さ
れたデータを瞬間的に反映しなくなることがある
ので、直列化は回復手順に影響を与える。すなわ
ち、以下で論じるように、回復技術はこのことを
考慮しなければならない。メモリ・ユニツトの１つ（だけ）に障害がある
場合、回復は次のように行なわれる。すべてのメ
モリ・ユニツトのすべてのデータ転送が停止し、
直列化されているために、保留中のすべての検査
合計が完了する。最初の健全なメモリ・ユニツト
からのデータが、バツクアツプ・ユニツトに転送
され、それが、そこに記憶されている検査合計と
モジユーロ２加算される。他のすべての健在なメ
モリ・ユニツトについてこの手順が、繰り返され
る。最後のメモリ・ユニツトからのデータがバツ
クアツプ・ユニツトのデータと排他的論理和演算
されると、バツクアツプ・ユニツトは、障害のあ
るメモリ・ユニツトから回復されたデータを含む
ようになる。この時点で、回復されたデータが、バツクアツ
プ・ユニツトから、こうした状況で使用できるよ
うになつた新しい記憶空間に転送できる。こうし
た空間は、予備メモリ・ユニツト中で、または健
在のメモリ・ユニツトから記憶階層のすぐ下のレ
ベルにデータを移動することによつて、利用でき
るようになる。最後に、データ回復が完了した
後、データの新しい位置を反映する新しい検査合
計がバツクアツプ・ユニツトで生成される。次い
で、新しいデータのメモリ・ユニツトへの転送が
再開される。検査合計更新の直列化により検査合計がいつで
も一時的にすべてのメモリ・ユニツトのデータを
不正確に反映するようになることがあるので、こ
の回復手順を、次のように修正すべきである。まず、データがメモリ・ユニツトｋのアドレス
ｉに記憶されていると仮定する。直列化の結果と
して、バツクアツプ・メモリ・ユニツトのアドレ
スｉは、メモリ・ユニツトｋに障害がおこつたと
き、まだ検査合計の対応する変化を含んでいない
かもしれない。したがつて、検査合計は以前のデ
ータを反映しているので、アドレスｉのメモリ・
ユニツトｋのデータをその検査合計から回復でき
ない。この問題を解決するために、他の拘束条件
が課される。すなわち、メモリとバツクアツプ・
ユニツトがどちらもうまく更新されたという肯定
応答を受け取るまで、ソース・プロセツサでデー
タを保持しなければならない。この拘束条件は、
その肯定応答がたとえば4kバイトの大きなデー
タ・ブロツクに使用される場合に、相互接続構造
１６の通信負荷にあまり大きな影響を及ぼさない
ものとすべきである。この拘束条件と、一時に１
台のメモリ・ユニツトだけが障害をおこすという
仮定を用いて、次のような完全な回復手順が進め
られる。２つの場合について説明する。最初の場合で
は、障害発生時にデータ記憶のためにメモリ・ユ
ニツトが、アクセスされておらず、第２の場合で
は、障害発生時にデータ記憶のためにメモリ・ユ
ニツトがアクセスされていたとする。第１の場合、すなわち、障害発生時にデータ記
憶のためにメモリ・ユニツトがアクセスされてい
なかつたときは、障害発生時に障害ユニツトがア
クセスされていなかつたので、検査合計のすべて
の直列化更新が、正確に完了している。したがつ
て、前記の手順に従つて回復を行なうことができ
る。障害発生時にデータ記憶のためにメモリ・ユニ
ツトがアクセスされていた場合には、バツクアツ
プ・ユニツトの１つまたは複数のアドレスに記憶
されている検査合計が、直列化の結果として障害
ユニツトにすでに記憶されたデータを反映しない
ことがあり得る。各データ・ブロツクの記憶がう
まくいつた後に肯定応答が与えられる場合、バツ
クアツプ・ユニツト中の対応するアドレスの数
は、そのブロツクのサイズを超えることができな
い。さらに、このブロツクのデータに対する肯定
応答がまだ送り出されていなかつたため、そのデ
ータは、依然としてソース・プロセツサ中にあ
る。したがつて、保留中の直列化検査合計の更新
が完了した後、バツクアツプ・ユニツトの他のす
べてのアドレスは正確な検査合計を含むことにな
る。その場合、障害のあるメモリ・ユニツトに対
するデータは、メモリ・ユニツトの障害がおこつ
たときにアクセスされたブロツク以外は、上記の
ように回復できる。このブロツクは、依然として
ソース・プロセツサに記憶されているデータから
回復しなければならない。回復手順を実施するには、以下に示すような適
切な検出および管理機構が必要である。１１つまたは複数のプロセツサが、回復を担当
し、他のすべてのプロセツサおよびメモリ・ユ
ニツトにアクセス可能でなければならない。こ
れを、回復プロセツサと呼ぶ。２メモリ・ユニツトの障害の検出は、回復プロ
セツサへの合図機能をもつ、メモリ・ユニツト
内の様々なハードウエア検査器によつて行なわ
れる。最終的に、プロセツサは、適切な時間切
れの後で、初めてそれにアクセスするときに応
答を受け取らないこと、またはデータ・ブロツ
クを記憶するときに肯定応答を受け取らないこ
とによつて障害メモリ・ユニツトを検出するこ
とができる。この情報が、次に回復プロセツサ
に送られる。３バツクアツプ・メモリ・ユニツトは、各ブロ
ツクが新しいメモリ・ユニツトに転送されるご
とに、ブロツク開始アドレス、バイト・カウン
トおよびメモリ・ユニツト・アドレスに関して
初期設定しなければならない。部分的検査合計
（D_k-oewD_k-pld）がバツクアツプ・ユニツトに
転送されるとき、そのソースが識別され、した
がつてバツクアツプ・ユニツトは対応する検査
合計アドレスを識別できる。ソース・アドレス
の識別は、通常、相互接続構造１６の通信プロ
トコルの一部である。４回復開始時に、回復プロセツサは、他のすべ
てのプロセツサに停止するようにとのメツセー
ジを同報通信する。各プロセツサは、すでに進
行中のブロツクの記憶を完了する。次に各プロ
セツサは、それが障害のあるメモリ・ユニツト
に関連するまだ肯定応答のないブロツクを含む
かどうかを報告する。次いで、回復プロセツサ
は、前記のように回復を開始する。回復が完了
すると、回復プロセツサは、他のすべてのプロ
セツサに移るようにとのメツセージを同報通信
し、それらのプロセツサがその後処理を開始す
る。第３図に、１つのメモリ・ユニツトまたはサブ
ユニツトでの部分的な検査合計の生成の実施例を
示す。こうした機構は、適切な制御を設けて、メ
モリ・チツプに統合できる。この実施例はデータ
およびバツクアツプ・メモリ・ユニツトに適用で
き、また同じ構造がすべてのメモリ・ユニツト、
たとえば、第２図に示す１３，１４，１５および
２０で使用されることに留意されたい。相互接続構造１６からポート４０でデータが受
け取られ、レジスタ４１にセーブされる。メモリ
４４から以前のデータが、取り出され、ゲート４
２でレジスタ４１のデータと排他的論理和演算さ
れる。その結果が、レジスタ４３にセーブされ、
そのレジスタからポート４０を介してバツクアツ
プ・メモリ・ユニツトに伝送される。新しいデー
タが、同時にレジスタ４１からメモリ４４に記憶
される。それがバツクアツプ・ユニツトである場
合、レジスタ４３のデータが、レジスタ４１に送
られ、新しい検査合計としてメモリ４４に記憶さ
れる。システムに取り出されるデータは、メモリ４４
から取り出されて、４５からの０と排他的論理和
演算される。４５は次にそれらの元の値を保持す
ることができる。このデータが次に、レジスタ４
３にセーブされ、そこから、ポート４０を介して
システムに送られる。Ｅ発明の効果以上説明したように本発明によれば、１つの追
加メモリ・ユニツトによつて複数のメモリ・ユニ
ツトの経済的で有効なバツクアツプを提供するこ
とができる。

【図面の簡単な説明】

第１図は、本発明を適用しうる密に結合された
コンピユータ・システム全体の概略図である。第
２図は、本発明の実施例の全体的構成図である。
第３図は、システムの通信量を減少させる本発明
の他の実施例の概略図である。１０，１１，１２……プロセツサ、１３，１
４，１５……メモリ・ユニツト、１６……相互接
続構像、２０……バツク・アツプ・メモリ・ユニ
ツト、２１，２２，２３，２４……制御回路、３
１，３２，３３，３４，４０……ポート、４１，
４３……レジスタ、４２……ゲート、４４……メ
モリ。

Claims

【特許請求の範囲】１対応するメモリスペースが同じアドレスラベ
ルを有するような複数のメモリスペースを有する
複数のメモリモジユールと、上記メモリモジユールと対応するメモリスペー
スが同じアドレスラベルを有するような複数のメ
モリスペースを有するバツクアツプメモリユニツ
トと、上記複数のメモリモジユールにおける対応する
アドレスラベルを有する各メモリスペースの内容
の検査合計を計算する手段と、上記検査合計を上記バツクアツプメモリユニツ
トの対応するアドレスラベルを有するメモリスペ
ースに記憶する手段と、上記メモリモジユールの１つに障害が生じたと
きに、他のメモリモジユールにおけるデータおよ
び上記バツクアツプメモリユニツトにおける上記
検査合計から、上記障害の生じたメモリモジユー
ルに以前に記憶されていたデータを計算する手段
と、を具備して成るメモリ。