JP3581727B2 - ディスクアレイコントローラ及びディスクアレイ装置 - Google Patents
ディスクアレイコントローラ及びディスクアレイ装置 Download PDFInfo
- Publication number
- JP3581727B2 JP3581727B2 JP27742294A JP27742294A JP3581727B2 JP 3581727 B2 JP3581727 B2 JP 3581727B2 JP 27742294 A JP27742294 A JP 27742294A JP 27742294 A JP27742294 A JP 27742294A JP 3581727 B2 JP3581727 B2 JP 3581727B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- memory
- transfer control
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/1009—Cache, i.e. caches used in RAID system with parity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/1059—Parity-single bit-RAID5, i.e. RAID 5 implementations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【産業上の利用分野】
本発明は、RAID5等のアーキテクチャのディスクアレイ装置及びディスクアレイコントローラに関するものである。
【0002】
【従来の技術】
従来のディスクアレイコントローラのアーキテクチャでは、内部バスが1本であるか、又は内臓MPUによる制御用バスとホストインタフェイス−ディスク装置インタフェイス間のユーザデータ転送用バスの2本であった。
【0003】
また、特開平6−180623号公報にきさいされているようにホストインタフェイスとディスク装置インタフェイスの間に速度調整用にFIFO(First In First Out)などの専用回路が必要であった。
【0004】
【発明が解決しようする課題】
上記従来技術において、ホストインタフェイス及びディスク装置インタフェイスがSCSIの場合、ディスクアレイコントローラの内部バスの転送速度、バス幅は、使用するSCSIコントロールLSIにより制限されるという課題を有していた。
【0005】
一方、ディスクアレイ装置の高速化のためにディスクアレイコントローラの内部バスの転送速度、バス幅を、SCSIコントロールLSIに依存せずに増やすには、SCSIインタフェイスと内部バスの間にFIFOなどの専用回路が必要となり、ホストインタフェイス及びディスク装置インタフェイスを複数チャネル持つディスクアレイコントローラでは、ディスクアレイコントローラ、ディスクアレイ装置の高価格化の要因となっていた。
【0006】
本発明の目的は、上記課題を解決すべく、低価格で、データ転送の高速化をはかったディスクアレイコントローラ及びそのディスクアレイ装置を提供することにある。
【0007】
また本発明の他の目的は、パリティデータ生成時に、メモリ(ディスクキャッシュ)へのトラヒィックを低減して、実効転送速度の向上をはかったディスクアレイコントローラ及びそのディスクアレイ装置を提供することにある。
【0008】
また本発明の他の目的は、データの集合・分散とパリティデータ生成とを可能としたディスクアレイコントローラ及びそのディスクアレイ装置を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、上記目的を達成するために、一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリ(ディスクキャッシュ)と、冗長データを生成する冗長データ生成手段(冗長データ生成回路)と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記ディスクキャッシュ、前記冗長データ生成回路及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成回路及び前記データ転送制御手段を制御する制御用バス(MPUバス)と、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記ディスクキャッシュとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記ディスクキャッシュとの間のデータ転送を行うドライブデータバスとを有することを特徴とするディスクアレイコントローラ又はディスクアレイ装置である。また本発明は、前記ディスクアレイコントローラ又はディスクアレイ装置において、前記ホストインタフェイス及びディスク装置インタフェイスを、SCSI−2等のSCSI(Small Computer System Interface)インタフェイスで構成したことを特徴とする。また本発明は、前記ディスクアレイコントローラ又はディスクアレイ装置において、前記データ転送制御手段は、前記ディスクキャッシュの領域と前記ディスク装置インタフェイスとの間においてデータ転送パスを複数指定可能に構成したことを特徴とする。また本発明は、前記ディスクアレイコントローラ又はディスクアレイ装置において、前記データ転送制御手段は、前記ディスクキャッシュのアドレスを指定する複数のカウンタと、該各々のカウンタに対応して前記ディスク装置インタフェイスのチャネルを指定する複数のレジスタとで構成したことを特徴とする。また本発明は、前記ディスクアレイコントローラ又はディスクアレイ装置において、前記データ転送制御手段は、前記ディスクキャッシュの領域と前記冗長データ生成回路との間において複数の転送パスを用いてデータを転送するように構成したことを特徴とする。また本発明は、前記ディスクアレイコントローラ又はディスクアレイ装置において、前記データ転送制御手段は、DMAC(Direct Memory Access Controller:小型コンピュータの中で、CPUやI/Oプロセッサの代わりに、メモリー←→メモリー間またはメモリー←→I/O間のデータ転送を制御する部分。データ転送に必要な、ソース・アドレス、ディスティネーション・アドレスを生成し、ソースの読み出しサイクル、ディスティネーションの書き込みサイクルを駆動する。)によって構成したことを特徴とする。また本発明は、前記ディスクアレイコントローラ又はディスクアレイ装置において、前記データ転送制御手段は、前記ディスクキャッシュのアドレスを指定する複数のカウンタと、該各々のカウンタに対応してディスク装置インタフェイスのチャネルを指定する複数のレジスタとを有し、前記ディスクキャッシュの領域と前記ディスク装置インタフェイスとの間においてデータ転送パスを複数指定可能に構成し、更に前記データ転送パスに対応してデータ転送パスのデータを前記冗長データ生成回路に入力するように構成したこと特徴とする。また本発明は、前記ディスクアレイコントローラ又はディスクアレイ装置において、前記ディスク装置インタフェイスには、各チャネルに応じてドライブインタフェイスコントローラを備えたことを特徴とする。
【0010】
また本発明は、一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するディスクキャッシュと、冗長データを生成する冗長データ生成回路と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記ディスクキャッシュ、前記冗長データ生成回路及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって前記ユーザデータ転送制御部の前記複数チャネルのディスク装置インタフェイス、前記冗長データ生成回路及び前記データ転送制御手段を制御する制御用バス(MPUバス)と、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記ディスクキャッシュとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記ディスクキャッシュとの間のデータ転送を行うドライブデータバスとを有し、前記冗長データ生成回路を前記データ転送制御手段に直結して前記ディスクキャッシュと前記ドライブデータバスとの間に設置して冗長データ生成において前記ディスクキャッシュへのトラヒィックを軽減したことを特徴とするディスクアレイコントローラ又はディスクアレイ装置である。
【0011】
また本発明は、一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するディスクキャッシュと、冗長データを生成する冗長データ生成回路と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記ディスクキャッシュ、前記冗長データ生成回路及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって、前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成回路及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記ディスクキャッシュとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記ディスクキャッシュとの間のデータ転送を行うドライブデータバスとを有し、前記データ転送制御手段は、前記ディスクキャッシュの領域と前記ディスク装置インタフェイスとの間においてデータ転送パスを複数指定可能に構成し、更に該データ転送パスに対応してデータ転送パスのデータを前記冗長データ生成回路に入力するように構成したことを特徴とするディスクアレイコントローラ又はディスクアレイ装置である。
【0012】
また本発明は、一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するディスクキャッシュと、冗長データを生成する冗長データ生成回路と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記ディスクキャッシュ、前記冗長データ生成回路及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって、前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成回路及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記ディスクキャッシュとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記ディスクキャッシュとの間のデータ転送を行うドライブデータバスとを有し、前記冗長データ生成回路においてユーザデータに対する冗長データを生成して前記ディスク装置インタフェイスに転送するように構成したことを特徴とするディスクアレイコントローラ又はディスクアレイ装置である。
【0013】
即ち、本発明は、一つ又は複数チャネルのホストインタフェイス、ディスクキャッシュ、一つ又は複数チャネルのDMAC、冗長データ生成回路、複数チャネルのディスク装置インタフェイスからなるユーザデータ転送制御部と、一つ又は複数のMPUを有するディスクアレイ制御部を有し、更にMPUによる制御用バス(MPUバス)と、前記ホストインタフェイスと前記ディスクキャッシュとの間のデータ転送を行うホストデータバスと、前記ディスク装置インターフェイスと前記ディスクキャッシュとの間のデータ転送を行うドライブデータバスを有することを特徴とするディスクアレイコントローラである。
【0014】
【作用】
前記構成により、ディスクアレイコントローラにおいて、ホストインタフェイス及びディスク装置インタフェイスに、安価なSCSIインタフェイスを使用しても、制御用バス(MPUバス)、ホストデータバスおよびドライブデータバスの構成にしたことにより、内部バスの利用率が低減されて内部バスの転送速度の向上がはかられ、その結果安価で、且つデータ転送が高速化されたディスクアレイ装置を実現することができる。
【0015】
また、前記構成により、ディスクキャッシュ上の領域とディスク装置インタフェイスとの間において複数パスを用いた転送によって、データの集合・分散が可能となる。
【0016】
また、前記構成により、ディスクキャッシュ上の領域とパリティ生成回路との間において複数パスを用いた転送によって、ディスクキャッシュに格納しているデータを用いて冗長データ生成(パリティデータ生成)が可能となる。また、冗長データ生成回路(パリティデータ生成回路)はデータ転送制御手段(DMAC)に直結されており、ディスクキャッシュ上の領域とディスク装置インタフェイス間のデータ転送パスに対応してデータ転送パスのデータをパリティ生成回路にも入力することを可能にして、ディスクキャッシュ上のデータをディスク装置インタフェイスとパリティ生成回路との両方に転送して、生成した冗長データ(パリティデータ)を、ディスクキャッシュに転送することなく直接ディスク装置に転送することができ、冗長データ生成時(パリティデータ生成時)におけるディスクキャッシュへのトラフィックが低減され、大容量で連続した領域に対するライト命令に対してディスクアレイ装置における実効転送速度を向上させることができる。
【0017】
【実施例】
本発明の実施例を図1〜図5を用いて具体的に説明する。図1は、本発明の一実施例であるホストコンピュータ17とディスクアレイ装置18よりなるシステムの構成図を示す。ホストコンピュータ17とディスクアレイ装置18は、ホストインタフェイス3で接続されている。ホストインタフェイス3は、1チャンネルで、最大転送速度が20MB/sである2バイトバス幅のSCSI−2である。なお、ホストインタフェイス3は、複数チャンネルで構成しても良い。ホストコンピュータ17は、ホストインタフェイス3を介し、SCSI(Small Computer System Interface:小型コンピュータ用周辺装置インタフェイスの一種。ANSIで規格されている。)プロトコルに従い、ディスクアレイ装置18をアクセスする。
【0018】
ディスクアレイ装置18は、アレイコントローラ1と複数のディスク装置2で構成される。ディスクアレイ装置18は、RAID5等のアーキテクチャを採用し、RAID5冗長度はデータディスク4台に対し、パリティディスク1台であり、ディスク装置5台をRAID5の列構成の単位とする。また、ディスクアレイコントローラ1は、5チャネルのドライブインタフェイス16を有し、複数のディスク装置2を接続している。ドライブインタフェイス16は、最大転送速度が10MB/sである1バイトバス幅のSCSI−2である。
【0019】
更に、ディスクアレイ装置18で用いられたディスク装置2の性能を図2に示す。即ち、ディスク装置におけるスピンドル回転数は5400rpm、平均シーク時間は9ms、サステインデータ転送速度は7.2MB/s、SCSIデータ転送速度は10MB/sである。
【0020】
次にディスクアレイコントローラ1の構成について説明する。アレイコントローラ1は、MPU8、MPUコントロール回路9、ROM10、ワークRAM11からなるディスクアレイ制御部と、ホストインタフェイスコントローラ4、高速にデータを一時格納するDRAM等で構成されたディスクキャッシュ(disk cache)5、データ転送制御手段であるDMAC(Direct Memory Access Controller:小型コンピュータの中で、CPUやI/Oプロセッサの代わりに、メモリー←→メモリー間またはメモリー←→I/O間のデータ転送を制御する部分。データ転送に必要な、ソース・アドレス、ディスティネーション・アドレスを生成し、ソースの読み出しサイクル、ディスティネーションの書き込みサイクルを駆動する。)6、パリティ生成回路(冗長データ生成回路)7、5チャネルのドライブインタフェイスに対応して一つずつのドライブインタフェイスコントローラ12a〜12eからなるユーザデータ転送制御部、及びホストデータバス13、ドライブデータバス14、MPUバス15の3つのバスを有する。MPU8は、ROM10に記憶されたプログラムに基づいてワークRAM11に書き込み、読み出ししながらMPUコントロール回路9により、MPUバス15を介してユーザデータ制御部を構成するDMAC6、パリティ生成回路7、及びドライブインタフェイスコントローラ12a〜12eを制御する。DMAC6は、ホストデータバス13、ドライブデータバス14上でのユーザデータの転送を制御し、RAID5特有のデータの集合・分散を行う。パリティ生成回路7は、ユーザデータに対して冗長データであるパリティデータの演算を行い、また1台のディスク装置2が障害時にユーザデータの回復処理を行う。パリティ生成回路7は、DMAC6に直結され、ディスクキャッシュ5とドライブデータバス14との間に存在する。
【0021】
ホストデータバス13は、ホストインタフェイスコントローラ4とディスクキャッシュ5との間におけるユーザデータ転送用のバスである。ドライブデータバス14は、ディスクキャッシュ5とドライブインタフェイスコントローラ12a〜12eとの間におけるユーザデータ転送用のバスである。MPUバス15は、ユーザデータ制御部を構成するDMAC6、パリティ生成回路7、及びドライブインタフェイスコントローラ12a〜12eを制御する制御用のバスである。
【0022】
このように3つのバス13、14、15の構成にしたことにより、ホストインタフェイスコントローラ4及びドライブインタフェイスコントローラ12には、安価で、最大転送速度が20MB/sであるSCSIコントロールLSIを採用することができた。即ち、3つのバス13、14、15の構成にしたことにより、ホストインタフェイス3とホストデータバス13間、ドライブインタフェイス16とドライブデータバス14間にはSCSIコントロールLSI以外にFIFO(First In First Out)などの専用回路は必要とすることなく、ホスト17とディスクキャッシュ5との間におけるデータ転送と、ディスクキャッシュ5とディスク装置2a〜2eとの間におけるデータの転送とを同時に実行することができる。ホスト17、即ちユーザとの間のインタフェイスであるホストインタフェイス3における2バイトバス幅のSCSI−2の最大転送速度は、規格から20MB/sであるため、ホストデータバス13、ドライブデータバス14の転送速度をそれぞれ20MB/sとなり、ディスクキャッシュ5のデータ転送速度は、ホスト17とディスクキャッシュ5との間における転送と、ディスクキャッシュ5とディスク装置2a〜2eとの間における転送とを同時に実行するため、40MB/sとなり、データ転送が十分可能となる。
【0023】
DMAC6は、チャネルa、チャネルb、チャネルcの3チャネルを有し、3チャネルを使った同時転送が可能である。即ち、チャネルaは、ディスクキャッシュ5−ディスク装置2a〜2eの間における転送、ディスクキャッシュ5−パリティ生成回路7とディスクキャッシュ5の間における転送、ディスクキャッシュ5−パリティ生成回路7−ディスク装置2a〜2eの間における転送に用いる。チャネルbおよびチャネルcは、ディスクキャッシュ5−ディスク装置用2a〜2eの間およびホスト17−ディスクキャッシュ5の間におけるデータ転送専用に用いる。
【0024】
次に、DMAC6におけるチャネルaの機能及びDMAC6におけるチャネルaによるデータ転送について説明する。即ち、DMAC6内には、DMAC6チャネルaについて5つのキャッシュアドレスカウンタ201とキャッシュアドレスカウンタ201に対応する5つのポート指定レジスタ202とキャッシュアドレスカウンタ201に対応する5つの並行転送指定レジスタ205が備えられている。キャッシュアドレスカウンタ201は、ディスクキャッシュ5上の領域203のアドレスを指定するカウンタである。ポート指定レジスタ202は、キャッシュアドレスカウンタ201に対応するドライブインタフェイス16a〜16eのチャネルまたはパリティ生成回路7を指定するレジスタである。キャッシュアドレスカウンタ201とこれに対応するポート指定レジスタ202により、ディスクキャッシュ5−ドライブインタフェイス16a〜16eの間、またはディスクキャシュ5−パリティ生成回路7の間における5系統のパス204を指定することが可能である。DMAC6におけるチャネルaは、時分割で、指定された複数の転送パス204の定まった単位のデータを順番に転送する機能を持つ。また、並行転送指定レジスタ205は、対応するパス204のデータをパリティ生成回路7にも同時並行転送することを指定するレジスタである。DMAC6におけるチャネルaは、複数パス204による転送機能に加えて、複数パス204のデータをパリティ生成回路7にも同時並行転送する機能を持つ。
【0025】
図3は、DMAC6におけるチャネルaを、ディスクキャッシュ5−ディスク装置2a〜2eの間におけるデータ転送に使用する場合を示す。
図4は、DMAC6におけるチャネルaを、ディスクキャッシュ5−パリティ生成回路7−ディスクキャッシュ5の間におけるデータ転送に使用する場合を示す。
図5は、DMAC6におけるチャネルaを、ディスクキャッシュ5−ディスク装置2a〜2dの間における転送とディスクキャッシュ5−パリティ生成回路7−ディスク装置2eの間における同時並列転送に使用する場合を示す。
【0026】
図3に示すように、MPU8は、MPUバス15を介し、DMAC6のチャネルaにおけるキャッシュアドレスレジスタ201a〜201eに、ディスクキャッシュ5の領域203a〜203eのアドレスを指定し、キャッシュアドレスレジスタ201a〜201eに対応するポート指定レジスタ202a〜202eに、ドライブインタフェイス16a〜16eのチャネルを指定することで、ディスクキャッシュ5上の領域203a〜203eとドライブインタフェイス16a〜16eとの間におけるパスを5つ指定することができる。また、データ転送を行うディスク装置2は、SCSIコマンド発行によってあらかじめ選択されており、ドライブインタフェイス16a〜16eのチャネルごとにドライブインタフェイス16a〜16e−ディスク装置2a〜2eのパスが存在している。
【0027】
従って、DMAC6において、チャネルaの複数パス204a〜204eによる転送機能を用いると、ホスト17からホストデータバス13を用いてディスクキャッシュ5上に格納されたユーザデータを、ストライプサイズと呼ばれる一定の大きさに分割して複数のディスク装置2a〜2eに分散転送可能である。また、上記ユーザデータが、ディスクキャッシュ5上の複数の不連続領域に格納されている場合でも、ディスクキャッシュ5上の任意の5の領域203のデータをそれぞれ異なるディスク装置2a〜2eに分散転送可能である。
【0028】
また、ディスク装置2からホスト17へデータの転送方向を変えることで、この複数パスによる転送機能により、複数のディスク装置2a〜2eからのデータを、ディスクキャッシュ5上の連続領域に集合転送することが可能である。
【0029】
更に、図4に示すように、DMAC6におけるチャネルaにおいて、ポート指定レジスタ202a〜202dにパリティ生成回路7を指定して、ディスクキャッシュ5上の複数の領域203a〜203dとパリティ生成回路7との間におけるパス204a〜204dを複数指定することにより、該指定された複数パス204a〜204dに基づく転送機能によりディスクキャッシュ5上の複数の領域203a〜203dにおけるユーザデータを用いたパリティ生成回路7におけるパリティデータ演算と、該演算されたパリティデータを、ポート指定レジスタ202eおよびキャッシュアドレスレジスタ201eを介してディスクキャッシュ5の領域203eに転送することとが可能となる。
【0030】
また、図5に示すように、DMAC6におけるチャネルaは、前述の複数パス204a〜204dによるデータ転送に加えて、それぞれのパス204a〜204dに対応する平行転送指定レジスタ205a〜205dにより、それぞれのパス204a〜204dの転送データをパリティ生成回路7に平行入力する機能を持つ。また、5系統のうちの残りのパス204eを用いて、パリティ生成回路7の出力を、キャッシュアドレスレジスタ201e、ポート指定レジスタ202eおよび平行転送指定レジスタ205eを介してディスク装置2eに格納することができ、その結果DMAC6におけるチャネルaにおいて、ディスクキャッシュ5−ディスク装置2a〜の間のデータ転送と、ディスクキャッシュ5−パリティ生成回路7−ディスク装置2eの間の同時並列データ転送とが可能となる。
【0031】
ディスクアレイ装置18では、ホスト17からの大容量で、連続領域に対するリード命令については、DMAC6におけるチャネルaおよびチャネルbを用いて、ディスク装置2a〜2e−ディスクキャッシュ5の間におけるデータ転送と、ホスト17−ディスクキャッシュ5の間におけるデータ転送を同時に実行する。ディスク装置2a〜2e−ディスクキャッシュ5の間におけるデータ転送には、DMAC6におけるチャネルaの複数パス204a〜204eによる転送機能を用いて複数のディスク装置2a〜2eからデータをディスクキャッシュ5上の連続領域へ集合転送する。
【0032】
また、ディスクアレイ装置18では、ホスト17からの大容量で連続領域に対するライト命令については、DMAC6におけるチャネルaおよびチャネルbを用いて、ディスクキャッシュ5−ディスク装置2a〜2eの間におけるデータ転送と、ホスト17−ディスクキャッシュ5の間におけるデータ転送とを同時に実行する。ディスクキャッシュ5−ディスク装置2a〜2dの間におけるデータ転送には、DMAC6におけるチャネルaの複数パス204a〜204dによる転送機能と、それぞれのパス204a〜204dにおける転送データを、パリティ生成回路7に平行入力する機能を用いてディスクキャッシュ5のデータを複数のディスク装置2a〜2dと、パリティ生成回路7の両方に同時に転送し、パリティ生成回路7で生成されたパリティデータを、ディスクキャッシュ5を介することなく直接、パス204eを用いてキャッシュアドレスレジスタ201e、ポート指定レジスタ202eおよび平行転送指定レジスタ205eを介してディスク装置2eに転送する。
【0033】
本実施例では、ディスクアレイ制御部を、シングルプロセッサ構成としており、ホストインタフェイスコントローラ4及びドライブインタフェイスコントローラ12には、安価で、最大転送速度が20MB/sである市販のSCSIコントロールLSIを採用し、ホストインタフェイス3とホストデータバス13間、ドライブインタフェイス16とドライブデータバス14間にはSCSIコントロールLSI以外にFIFOなどの専用回路は存在しないため、ディスクアレイコントローラの原価を、ディスクアレイ制御部がマルチプロセッサ構成(MPU8個)で、MPUバス15とユーザデータ転送バスの2本の内部バス13、14との構成により、1/5に低減でき、その結果ディスクアレイ装置18として低価格化を達成することができる。
【0034】
また、ディスクアレイ装置18では、パリティ生成回路で生成されたパリティデータを直接ディスク装置に転送するように構成したので、ホスト17からの大容量で連続領域に対するライト命令の実効転送速度を、パリティをディスクキャッシュ5に一旦記憶する方式に比べて約40%向上させることができる。
【0035】
更に、ドライブインタフェイス16として、今後も標準インタフェイスとして伸びるSCSI−2を採用しているため、今後の高性能なディスク装置を接続して、高性能なディスクアレイ装置を構成することが可能となる。
【0036】
【発明の効果】
本発明によれば、ユーザデータ転送制御部都ディスクアレイ制御部とを備え、制御用バス(MPUバス)、ホストデータバスおよびドライブデータバスの少なくとも3本のバス構成にしたことにより、ホストインタフェイスコントローラおよびドライブインタフェイスコントローラとして、安価なインタフェイスコントローラLSIの使用を可能にし、その結果ディスクアレイコントローラはもとよりディスクアレイ装置としても、原価を大幅に低減することができる効果を奏する。
【0037】
また、本発明によれば、ディスクアレイコントローラの内部バスの転送速度が、ディスクアレイ装置の性能ネックとなることがなく、内部バスの転送速度を向上させることができ、またバス幅の低減も図れることができる効果を奏する。
また、本発明によれば、ディスクアレイコントローラ内において、パリティ生成時に
、ディスクキャッシュのトラフィックを低減して、ユーザからの大容量で連続した領域に対するライト命令に対してディスクアレイ装置の実効転送速度を向上できる効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るホストコンピュータを有するディスクアレイ装置の一実施例を示した構成図である。
【図2】本発明に係るディスクアレイ装置に用いられるディスク装置の性能を示す図である。
【図3】本発明に係るDMACを、ディスクキャッシュ−ディスク装置の間におけるデータ転送に使用する場合を説明するための図である。
【図4】本発明に係るDMACを、ディスクキャッシュ−パリティ生成回路−ディスクキャッシュの間におけるデータ転送に使用する場合を説明するための図である。
【図5】本発明に係るDMACを、ディスクキャッシュ−ディスク装置の間における転送と、ディスクキャッシュ−パリティ生成回路−ディスク装置の間における同時並列転送とに使用する場合を説明するための図である。
【符号の説明】
1…ディスクアレイコントローラ、 2、2a〜2e…ディスク装置
3…ホストインタフェイス、 4…ホストインタフェイスコントローラ
5…ディスクキャッシュ、 6…DMAC(データ転送制御手段)
7…パリティ生成回路、 8…MPU、 9…MPUコントロール回路
10…ROM、 11…ワークRAM
12、12a〜12e…ドライブインタフェイスコントローラ
13…ホストデータバス、 14…ドライブデータバス
15…MPUバス(制御用バス)
16、16a〜16e…ドライブインタフェイス
17…ホストコンピュータ、 18…ディスクアレイ装置
201、201a〜201e…キャッシュアドレスカウンタ
202、202a〜202e…ポート指定レジスタ
204、204a〜204e…パス
205、205a〜205e…平行転送指定レジスタ
Claims (13)
- 一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリと、冗長データを生成する冗長データ生成手段と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記メモリ、前記冗長データ生成手段及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、前記ディスクアレイ制御部によって前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成手段及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記メモリとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記メモリとの間のデータ転送を行うドライブデータバスとを有し、前記データ転送制御手段は、前記メモリ、前記冗長データ生成手段、前記ホストデータバス及び前記ドライブデータバスの各々と接続され、前記ホスト−前記メモリの間、前記ディスク装置−前記メモリの間及び前記冗長データ生成手段−前記メモリの間の各データ転送を同時に実行することが出来ることを特徴とするディスクアレイコントローラ。
- 前記ホストインタフェイスをSCSIインタフェイスで構成したことを特徴とする請求項1記載のディスクアレイコントローラ。
- 前記データ転送制御手段は、前記メモリの領域と前記ディスク装置インタフェイスとの間においてデータ転送パスを複数指定可能に構成したことを特徴とする請求項1記載のディスクアレイコントローラ。
- 前記メモリの領域と前記冗長データ生成手段との間において複数の転送パスを用いてデータを転送するように構成したことを特徴とする請求項1記載のディスクアレイコントローラ。
- 前記データ転送制御手段は、DMACによって構成したことを特徴とする請求項1記載のディスクアレイコントローラ。
- 一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリと、冗長データを生成する冗長データ生成手段と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記メモリ、前記冗長データ生成手段及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって前記ユーザデータ転送制御部の前記複数チャネルのディスク装置インタフェイス、前記冗長データ生成手段及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記メモリとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記メモリとの間のデータ転送を行うドライブデータバスとを有し、前記冗長データ生成手段を前記データ転送制御手段に直結して前記メモリと前記ドライブデータバスとの間に設置して冗長データ生成において前記メモリへのトラヒィックを軽減し、前記データ転送制御手段は、前記メモリ、前記冗長データ生成手段、前記ホストデータバス及び前記ドライブデータバスの各々と接続され、前記ホスト−前記メモリの間、前記ディスク装置−前記メモリの間及び前記冗長データ生成手段−前記メモリの間の各データ転送を同時に実行することが出来ることを特徴とするディスクアレイコントローラ。
- 一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリと、冗長データを生成する冗長データ生成手段と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記メモリ、前記冗長データ生成手段及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって、前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成手段及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記メモリとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記メモリとの間のデータ転送を行うドライブデータバスとを有し、前記データ転送制御手段は、前記メモリの領域と前記ディスク装置インタフェイスとの間においてデータ転送パスを複数指定可能に構成し、更に該データ転送パスに対応してデータ転送パスのデータを前記冗長データ生成手段に入力するように構成し、前記データ転送制御手段は、前記メモリ、前記冗長データ生成手段、前記ホストデータバス及び前記ドライブデータバスの各々と接続され、前記ホスト−前記メモリの間、前記ディスク装置−前記メモリの間及び前記冗長データ生成手段−前記メモリの間の各データ転送を同時に実行することが出来ることを特徴とするディスクアレイコントローラ。
- 一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリと、冗長データを生成する冗長データ生成手段と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記メモリ、前記冗長データ生成手段及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって、前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成手段及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記メモリとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記メモリとの間のデータ転送を行うドライブデータバスとを有し、前記冗長データ生成手段においてユーザデータに対する冗長データを生成して前記ディスク装置インタフェイスに転送するように構成し、前記データ転送制御手段は、前記メモリ、前記冗長データ生成手段、前記ホストデータバス及び前記ドライブデータバスの各々と接続され、前記ホスト−前記メモリの間、前記ディスク装置−前記メモリの間及び前記冗長データ生成手段−前記メモリの間の各データ転送を同時に実行することが出来ることを特徴とするディスクアレイコントローラ。
- 一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリと、冗長データを生成する冗長データ生成手段と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記メモリ、前記冗長データ生成手段及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成手段及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記メモリとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記メモリとの間のデータ転送を行うドライブデータバスとを有し、前記データ転送制御手段は、前記メモリ、前記冗長データ生成手段、前記ホストデータバス及び前記ドライブデータバスの各々と接続され、前記ホスト−前記メモリの間、前記ディスク装置−前記メモリの間及び前記冗長データ生成手段−前記メモリの間の各データ転送を同時に実行することが出来るディスクアレイコントローラを設け、
該ディスクアレイコントローラの前記ディスク装置インタフェイスに接続された複数のディスク装置を設けたことを特徴とするディスクアレイ装置。 - 一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリと、冗長データを生成する冗長データ生成手段と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記メモリ、前記冗長データ生成手段及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって前記ユーザデータ転送制御部の前記複数チャネルのディスク装置インタフェイス、前記冗長データ生成手段及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記メモリとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記メモリとの間のデータ転送を行うドライブデータバスとを有し、前記冗長データ生成手段を前記データ転送制御手段に直結して前記メモリと前記ドライブデータバスとの間に設置して冗長データ生成において前記メモリへのトラヒィックを軽減し、前記データ転送制御手段は、前記メモリ、前記冗長データ生成手段、前記ホストデータバス及び前記ドライブデータバスの各々と接続され、前記ホスト−前記メモリの間、前記ディスク装置−前記メモリの間及び前記冗長データ生成手段−前記メモリの間の各データ転送を同時に実行することが出来るディスクアレイコントローラを設け、
該ディスクアレイコントローラの前記ディスク装置インタフェイスに接続された複数のディスク装置を設けたことを特徴とするディスクアレイ装置。 - 一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリと、冗長データを生成する冗長データ生成手段と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記メモリ、前記冗長データ生成手段及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって、前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成手段及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記メモリとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記メモリとの間のデータ転送を行うドライブデータバスとを有し、前記データ転送制御手段は、前記メモリの領域と前記ディスク装置インタフェイスとの間においてデータ転送パスを複数指定可能に構成し、更に該データ転送パスに対応してデータ転送パスのデータを前記冗長データ生成手段に入力するように構成し、前記データ転送制御手段は、前記メモリ、前記冗長データ生成手段、前記ホストデータバス及び前記ドライブデータバスの各々と接続され、前記ホスト−前記メモリの間、前記ディスク装置−前記メモリの間及び前記冗長データ生成手段−前記メモリの間の各データ転送を同時に実行することが出来るディスクアレイコントローラを設け、
該ディスクアレイコントローラの前記ディスク装置インタフェイスに接続された複数のディスク装置を設けたことを特徴とするディスクアレイ装置。 - 一つ又は複数のMPUを有するディスクアレイ制御部を備え、ホストコンピュータとの間におけるホストインタフェイスと、データを一時格納するメモリと、冗長データを生成する冗長データ生成手段と、複数チャネルのディスク装置インタフェイスと、一つ又は複数のチャネルを有し、前記ホストインタフェイス、前記メモリ、前記冗長データ生成手段及び前記ディスク装置インタフェイスの間のデータ転送を制御するデータ転送制御手段とから構成されたユーザデータ転送制御部を備え、該ディスクアレイ制御部によって、前記ユーザデータ転送制御部の前記ディスク装置インタフェイス、前記冗長データ生成手段及び前記データ転送制御手段を制御する制御用バスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ホストインタフェイスと前記メモリとの間のデータ転送を行うホストデータバスと、前記ユーザデータ転送制御部において前記データ転送制御手段によって前記ディスク装置インタフェイスと前記メモリとの間のデータ転送を行うドライブデータバスとを有し、前記冗長データ生成手段においてユーザデータに対する冗長データを生成して前記ディスク装置インタフェイスに転送するように構成し、前記データ転送制御手段は、前記メモリ、前記冗長データ生成手段、前記ホストデータバス及び前記ドライブデータバスの各々と接続され、前記ホスト−前記メモリの間、前記ディスク装置−前記メモリの間及び前記冗長データ生成手段−前記メモリの間の各データ転送を同時に実行することが出来るディスクアレイコントローラを設け、
該ディスクアレイコントローラの前記ディスク装置インタフェイスに接続された複数のディスク装置を設けたことを特徴とするディスクアレイ装置。 - 前記ディスクアレイコントローラにおける前記データ転送制御手段を、DMACによって構成したことを特徴とする請求項9又は10又は11又は12記載のディスクアレイ装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27742294A JP3581727B2 (ja) | 1994-11-11 | 1994-11-11 | ディスクアレイコントローラ及びディスクアレイ装置 |
DE69534994T DE69534994T2 (de) | 1994-11-11 | 1995-11-10 | Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät |
PCT/JP1995/002299 WO1996015488A1 (fr) | 1994-11-11 | 1995-11-10 | Controleur de pile de disques et dispositif a plie de disques |
US08/836,511 US6094728A (en) | 1994-11-11 | 1995-11-10 | Independent error detection method/apparatus for a disk controller, and a disk controller device |
EP95936768A EP0795812B1 (en) | 1994-11-11 | 1995-11-10 | Disk array controller and disk array device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27742294A JP3581727B2 (ja) | 1994-11-11 | 1994-11-11 | ディスクアレイコントローラ及びディスクアレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08137630A JPH08137630A (ja) | 1996-05-31 |
JP3581727B2 true JP3581727B2 (ja) | 2004-10-27 |
Family
ID=17583340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27742294A Expired - Fee Related JP3581727B2 (ja) | 1994-11-11 | 1994-11-11 | ディスクアレイコントローラ及びディスクアレイ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6094728A (ja) |
EP (1) | EP0795812B1 (ja) |
JP (1) | JP3581727B2 (ja) |
DE (1) | DE69534994T2 (ja) |
WO (1) | WO1996015488A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9611356D0 (en) * | 1996-05-31 | 1996-08-07 | Howard Alan N | Improvements in or relating to compositions containing Creatine, and other ergogenic compounds |
US5944838A (en) * | 1997-03-31 | 1999-08-31 | Lsi Logic Corporation | Method for fast queue restart after redundant I/O path failover |
GB2341715A (en) * | 1998-09-17 | 2000-03-22 | Springtek Limited | Magnetic disk redundant array |
JP4392877B2 (ja) * | 1998-09-18 | 2010-01-06 | 株式会社日立製作所 | ディスクアレイ制御装置 |
JP2000155751A (ja) * | 1998-11-18 | 2000-06-06 | Mitsubishi Electric Corp | システムlsi |
US6389494B1 (en) | 1998-12-30 | 2002-05-14 | Emc Corporation | System for interfacing a data storage system to a host utilizing a plurality of busses for carrying end-user data and a separate bus for carrying interface state data |
US7117275B1 (en) | 1999-01-04 | 2006-10-03 | Emc Corporation | Data storage system having separate data transfer section and message network |
US7073020B1 (en) | 1999-01-04 | 2006-07-04 | Emc Corporation | Method for message transfer in computer storage system |
US7007194B1 (en) | 2000-06-29 | 2006-02-28 | Emc Corporation | Data storage system having point-to-point configuration |
US7010575B1 (en) | 2000-03-31 | 2006-03-07 | Emc Corporation | Data storage system having separate data transfer section and message network having bus arbitration |
US6993621B1 (en) | 2000-03-31 | 2006-01-31 | Emc Corporation | Data storage system having separate data transfer section and message network with plural directors on a common printed circuit board and redundant switching networks |
US7003601B1 (en) | 2000-03-31 | 2006-02-21 | Emc Corporation | Data storage system having separate data transfer section and message network with plural directions on a common printed circuit board |
US6779071B1 (en) | 2000-04-28 | 2004-08-17 | Emc Corporation | Data storage system having separate data transfer section and message network with status register |
US7603516B2 (en) * | 2000-12-15 | 2009-10-13 | Stmicroelectronics Nv | Disk controller providing for the auto-transfer of host-requested-data from a cache memory within a disk memory system |
US7136966B2 (en) * | 2002-03-18 | 2006-11-14 | Lsi Logic Corporation | Method and apparatus for using a solid state disk device as a storage controller cache |
JP2003323261A (ja) * | 2002-04-26 | 2003-11-14 | Hitachi Ltd | ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法 |
JP4270371B2 (ja) * | 2003-05-09 | 2009-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶システム、制御装置、制御方法、及び、プログラム |
JP2005071196A (ja) * | 2003-08-27 | 2005-03-17 | Hitachi Ltd | ディスクアレイ装置、及びその障害情報の制御方法 |
JP4391200B2 (ja) | 2003-11-05 | 2009-12-24 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置の制御方法 |
JP2005301565A (ja) | 2004-04-09 | 2005-10-27 | Hitachi Ltd | ディスクアレイ装置およびディスクアレイ装置の診断制御方法 |
JP4930554B2 (ja) * | 2009-07-07 | 2012-05-16 | 株式会社日立製作所 | 入出力制御装置 |
JP5822987B2 (ja) * | 2014-06-18 | 2015-11-25 | 株式会社三菱東京Ufj銀行 | 情報処理装置 |
CN112783684A (zh) * | 2019-11-06 | 2021-05-11 | 华为技术有限公司 | 一种校验数据计算方法及装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04357518A (ja) * | 1991-01-29 | 1992-12-10 | Toshiba Corp | ディスク制御装置 |
JPH04259025A (ja) * | 1991-02-13 | 1992-09-14 | Toshiba Corp | ディスクアレイ制御装置 |
US5179704A (en) * | 1991-03-13 | 1993-01-12 | Ncr Corporation | Method and apparatus for generating disk array interrupt signals |
JP3187525B2 (ja) * | 1991-05-17 | 2001-07-11 | ヒュンダイ エレクトロニクス アメリカ | バス接続装置 |
US5257391A (en) * | 1991-08-16 | 1993-10-26 | Ncr Corporation | Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals |
US5522065A (en) * | 1991-08-30 | 1996-05-28 | Compaq Computer Corporation | Method for performing write operations in a parity fault tolerant disk array |
US5740465A (en) * | 1992-04-08 | 1998-04-14 | Hitachi, Ltd. | Array disk controller for grouping host commands into a single virtual host command |
US5553307A (en) * | 1992-04-17 | 1996-09-03 | Hitachi, Ltd. | Method and device for transferring noncontiguous blocks in one transfer start by creating bit-map indicating which block is to be transferred |
CA2097762A1 (en) * | 1992-06-05 | 1993-12-06 | Dennis J. Alexander | Disk drive controller with a posted write cache memory |
JP3250859B2 (ja) * | 1993-02-19 | 2002-01-28 | 株式会社日立製作所 | ディスクアレイ装置、コンピュータシステム及びデータ記憶装置 |
US5455934A (en) * | 1993-03-23 | 1995-10-03 | Eclipse Technologies, Inc. | Fault tolerant hard disk array controller |
US5572660A (en) * | 1993-10-27 | 1996-11-05 | Dell Usa, L.P. | System and method for selective write-back caching within a disk array subsystem |
US5561821A (en) * | 1993-10-29 | 1996-10-01 | Advanced Micro Devices | System for performing I/O access and memory access by driving address of DMA configuration registers and memory address stored therein respectively on local bus |
-
1994
- 1994-11-11 JP JP27742294A patent/JP3581727B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-10 EP EP95936768A patent/EP0795812B1/en not_active Expired - Lifetime
- 1995-11-10 WO PCT/JP1995/002299 patent/WO1996015488A1/ja active IP Right Grant
- 1995-11-10 US US08/836,511 patent/US6094728A/en not_active Expired - Lifetime
- 1995-11-10 DE DE69534994T patent/DE69534994T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6094728A (en) | 2000-07-25 |
DE69534994T2 (de) | 2007-01-11 |
DE69534994D1 (de) | 2006-06-22 |
WO1996015488A1 (fr) | 1996-05-23 |
JPH08137630A (ja) | 1996-05-31 |
EP0795812A4 (en) | 2002-01-23 |
EP0795812B1 (en) | 2006-05-17 |
EP0795812A1 (en) | 1997-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3581727B2 (ja) | ディスクアレイコントローラ及びディスクアレイ装置 | |
JP2886856B2 (ja) | 二重化バス接続方式 | |
US6370611B1 (en) | Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data | |
US6675253B1 (en) | Dynamic routing of data across multiple data paths from a source controller to a destination controller | |
US20030037046A1 (en) | Library virtualisation module | |
US5996046A (en) | Parity generation system for generating new parity using old data in temporary storage without accessing main disk storage of disk drive | |
US7043622B2 (en) | Method and apparatus for handling storage requests | |
US20050071546A1 (en) | Systems and methods for improving flexibility in scaling of a storage system | |
JP3661205B2 (ja) | ディスクアレイシステムおよびディスクアレイシステムのパリティデータの生成方法 | |
US6912687B1 (en) | Disk array storage subsystem with parity assist circuit that uses scatter-gather list | |
US6370616B1 (en) | Memory interface controller for datum raid operations with a datum multiplier | |
US7856527B2 (en) | Raid system and data transfer method in raid system | |
CN109542824A (zh) | 设备间信息转发中介装置以及信息交换系统 | |
JP2005293478A (ja) | 記憶制御システム、記憶制御システムに備えられるチャネル制御装置、データ転送装置 | |
JP2981711B2 (ja) | ディスク記憶装置 | |
JPH10198528A (ja) | アレイ記憶装置およびその制御方法 | |
WO1994025908A1 (en) | Two computer systems coupled to each other | |
JP2994917B2 (ja) | 記憶システム | |
JP4024502B2 (ja) | 情報処理装置の制御方法 | |
JP2001142653A (ja) | ミラード・ディスクを有するディスクサブシステム | |
KR20030051996A (ko) | 디스크 캐쉬메모리 제어기 및 패리티 연산장치를 구비한알에이아이디 제어기 및 패리티 연산방법 | |
JP2000099496A (ja) | キャッシュ記憶装置 | |
JP2000132527A (ja) | プロセッサ間通信制御装置 | |
JPH08202505A (ja) | アレイ型記憶装置 | |
JPH08263378A (ja) | ディスクキャッシュ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |