DE69534994T2 - Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät - Google Patents

Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät Download PDF

Info

Publication number
DE69534994T2
DE69534994T2 DE69534994T DE69534994T DE69534994T2 DE 69534994 T2 DE69534994 T2 DE 69534994T2 DE 69534994 T DE69534994 T DE 69534994T DE 69534994 T DE69534994 T DE 69534994T DE 69534994 T2 DE69534994 T2 DE 69534994T2
Authority
DE
Germany
Prior art keywords
disk
data
data transfer
memory
disk array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69534994T
Other languages
English (en)
Other versions
DE69534994D1 (de
Inventor
Masatoshi Hachimanyama Apato 552 ICHIKAWA
Soichi Isono
Kiyoshi Beruhaimu I - 105 HONDA
Jun Matsumoto
Hidehiko Iwasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE69534994D1 publication Critical patent/DE69534994D1/de
Application granted granted Critical
Publication of DE69534994T2 publication Critical patent/DE69534994T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658Controller construction arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0689Disk arrays, e.g. RAID, JBOD
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/10Indexing scheme relating to G06F11/10
    • G06F2211/1002Indexing scheme relating to G06F11/1076
    • G06F2211/1009Cache, i.e. caches used in RAID system with parity
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/10Indexing scheme relating to G06F11/10
    • G06F2211/1002Indexing scheme relating to G06F11/1076
    • G06F2211/1059Parity-single bit-RAID5, i.e. RAID 5 implementations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Speicherplattenanordnungssysteme und Speicherplattenanordnungs-Controller, die eine Architektur wie RAID5 haben.
  • TECHNISCHER HINTERGRUND
  • In einer Speicherplattenanordnungs-Controller-Architektur des Standes der Technik wird ein interner Bus verwendet oder zwei Busse, d.h., ein Kontrollbus durch eine eingebaute MPU und ein Benutzerdatentransferbus zwischen einer Host-Schnittstelle und einer Speicherplattenvorrichtungs-Schnittstelle werden verwendet.
  • Weiterhin ist, wie in JP-A-6-180623 offenbart, eine dedizierte Schaltung wie ein FIFO (First-in-First-out) zur Geschwindigkeitskontrolle erforderlich zwischen der Host-Schnittstelle und der Speicherplattenvorrichtung.
  • Um im Stand der Technik die Transferleistung der Host-Schnittstelle und der Speicherplatte vollständig zu erhalten, ohne einen Leistungsengpass durch einen internen Bus des Anordnungs-Controllers zu verursachen, ist es notwendig, die Transferrate des internen Busses auf eine genügend hohe Rate zu erhöhen wenn verglichen mit der Transferrate der Host-Schnittstelle und der Speicherplatten-Schnittstelle und eine dedizierte Schaltung wie ein FIFO ist zwischen dem internen Hochgeschwindigkeitsbus und der Host-Schnittstelle und der Speicherplattenschnittstelle notwendig, und in einem Speicherplattenanordnungs-Controller, der eine Vielzahl von Kanälen von Host-Schnittstelle und Speicherplattenschnittstelle hat, ist dies ein Faktor hoher Kosten des Speicheranordnungs-Controllers und des Speicherplattenanordnungssystems.
  • Ein anderer Stand der Technik ist in WO 94/22082 offenbart, welche einen fehlertoleranten Festplattenanordnungs-Controller beschreibt, worin in einer Option von höheren Kostenhöherer Leistung ein in dem Controller bereitgestellter Speicher verwendet wird, um Daten zu puffern. In D1 erzeugt jedoch der Speicherplatten-Controller keine Paritätsdaten für Benutzerdaten, daher müssen Paritätsdaten auch über die Host-Schnittstelle transferiert werden, was die Benutzerdaten-Transferrate beschränkt.
  • OFFENBARUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Speicherplattenanordnungs-Controller und ein Speicherplattenanordnungssystem bereitzustellen, welche die obigen Probleme lösen und die Datentransferrate bei niedrigen Kosten erhöhen.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, einen Speicherplattenanordnungs-Controller und ein Speicherplattenanordnungssystem bereitzustellen, welche einen Verkehr zu einem Speicher (Speicherplatten-Cache) reduzieren, um eine effektive Transferrate zu verbessern.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, einen Speicherplattenanordnungs-Controller und ein Speicherplattenanordnungssystem bereitzustellen, welche das Scattern/Gathern von Daten und die Paritätsdatenerzeugung erlauben.
  • Diese und andere Aufgaben werden erfüllt durch einen Speicherplattenanordnungs-Controller, wie im unabhängigen Anspruch 1 definiert, und ein Speicherplattenanordnungssystem, wie im unabhängigen Anspruch 11 definiert. Weitere bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche 2 bis 10.
  • Um die obigen Aufgaben zu erfüllen, stellt die vorliegende Erfindung einen Speicherplattenanordnungs-Controller oder ein Speicherplattenanordnungssystem bereit, dessen Controller gekennzeichnet ist durch die Bereitstellung einer Speicherplattenanordnungs-Kontrolleinheit, die eine oder mehrer MPUs hat; und die Bereitstellung einer Benutzerdaten-Transfereinheit, welche eine Host-Schnittstelle mit einem Host-Computer hat, einen Speicher (Speicherplatten-Cache) zum temporären Speichern von Daten, redundante Datenerzeugungsmittel (REDUNDANTE DATEN GENERATOR) zum Erzeugen redundanter Daten, eine Mehrkanal-Speicherplattenvorrichtungsschnittstelle und Datentransferkontrollmittel, die einen oder mehrere Kanäle haben zum Kontrollieren des Datentransfers zwischen der Host-Schnittstelle, dem Speicher, den redundanten Datenerzeugungsmitteln und der Speicherplattenvorrichtungs-Schnittstelle; und dass ein Kontrollbus (MPU-Bus) zum Steuern der Speicherplattenvorrichtungs-Schnittstelle, der redundanten Datenerzeugungsmittel und der Datentransferkontrollmittel der Benutzerdatentransfer-Kontrolleinheit durch die Speicherplattenanordnungs-Kontrolleinheit, ein Host-Datenbus zum Ausführen des Datentransfers zwischen der Host-Schnittstelle und dem Speicher durch die Datentransfer-Kontrollmittel in der Benutzerdatentransfer-Kontrolleinheit und ein Speicherplattendatenbus zum Ausführen des Datentransfers zwischen der Speicherplattenvorrichtungs-Schnittstelle und dem Speicher durch die Datentransfer-Kontrollmittel in der Benutzerdatentransferkontrolleinheit bereitgestellt sind.
  • Die vorliegende Erfindung ist weiter dadurch gekennzeichnet, dass, in dem Speicherplattenanordnungs-Controller oder in dem Speicherplattenanordnungssystem, die Host-Schnittstelle und die Speicherplattenvorrichtungs-Schnittstelle SCSI-(Small Computer System Interface)-Schnittstellen wie SCSI-2 umfassen.
  • Die vorliegende Erfindung ist ferner dadurch gekennzeichnet, dass, in dem Speicherplattenanordnungs-Controller oder dem Speicherplattenanordnungssystem, die Datentransfer-Kontrollmittel die Benennung einer Vielzahl von Datentransferpfaden zwischen Bereichen des Speichers und der Speicherplattenvorrichtungs-Schnittstelle erlauben.
  • Die vorliegende Erfindung ist ferner dadurch gekennzeichnet, dass, in dem Speicherplattenanordnungs-Controller oder dem Speicherplattenanordnungssystem, das Datentransfermittel eine Vielzahl von Zählern aufweist zum Benennen von Adressen des Speichers und eine Vielzahl von Registern zum Benennen von Kanälen der Speicherplattenvorrichtungs-Schnittstelle entsprechend den jeweiligen Zählern.
  • Die vorliegende Erfindung ist ferner dadurch gekennzeichnet, dass, in dem Speicherplattenanordnungs-Controller oder dem Speicherplattenanordnungssystem, das Datentransfermittel Daten zwischen den Bereichen des Speichers und den redundanten Datenerzeugungsmitteln transferiert unter Verwendung einer Vielzahl von Transferpfaden.
  • Die vorliegende Erfindung ist ferner dadurch gekennzeichnet, dass, in dem Speicherplattenanordnungs-Controller oder dem Speicherplattenanordnungssystem, das Datentransfer-Kontrollmittel einen DMAC (Direct Memory Access Controller, Controller für direkten Speicherzugriff, ein Teil eines kleinen Computers, welcher, anstelle einer CPU oder eines I/O-Prozessors, den Datentransfer zwischen Speicher ↔ Speicher oder zwischen Speicher ↔ I/O. Es erzeugt eine Quellenadresse und eine Zieladresse, die für den Datentransfer notwendig sind und treibt einen Lesezyklus der Quelle und einen Schriebzyklus des Ziels).
  • Die vorliegende Erfindung ist ferner dadurch gekennzeichnet, dass, in dem Speicherplattenanordnungs-Controller oder dem Speicherplattenanordnungssystem, das Datentransfer-Kontrollmittel eine Vielzahl von Zählern aufweist zum Benen nen von Adressen des Speichers und eine Vielzahl von Registern zum Benennen von Kanälen der Speicherplattenvorrichtungs-Schnittstelle entsprechend den Zählern, um die Benennung einer Vielzahl von Datentransferpfaden zu erlauben zwischen den Bereichen des Speichers und der Speicherplattenvorrichtungs-Schnittstelle und die Eingabe der Daten der entsprechenden Datentransferpfade zu den redundanten Datenerzeugungsmitteln.
  • Die vorliegende Erfindung ist ferner dadurch gekennzeichnet, dass in dem Speicherplattenanordnungs-Controller oder in dem Speicherplattenanordnungssystem die Speicherplattenvorrichtungsschnittstelle mit einem Speicherplattenschnittstellen-Controller für jeden Kanal versehen ist.
  • Die vorliegende Erfindung ist ferner stellt einen Speicherplattenanordnungs-Controller oder ein Speicherplattenanordnungssystem bereit, welches gekennzeichnet ist durch die Bereitstellung einer Speicherplattenanordnungs-Kontrolleinheit, die eine oder mehrere MPUs hat; und die Bereitstellung einer Benutzerdatentransfereinheit, die eine Host-Schnittstelle mit einem Host-Computer hat, einen Speicher zum temporären Speichern von Daten, redundanten Datenerzeugungsmitteln zum Erzeugen redundanter Daten, eine Mehr-Kanal-Speicherplattenvorrichtungsschnittstelle und Datentransferkontrollmittel, die einen oder mehrere Kanäle haben, zum Kontrollieren des Datentransfers zwischen der Host-Schnittstelle, dem Speicher, den redundanten Datenerzeugungsmitteln und der Speicherplattenvorrichtungsschnittstelle; und dass ein Kontrollbus zum Kontrollieren der Mehr-Kanal-Speicherplattenvorrichtungsschnittstelle, der redundanten Datenerzeugungsmittel und der Datentransferkontrollmittel der Benutzerdatentransferkontrolleinheit durch die Speicherplattenanordnungskontrolleinheit, ein Host-Datenbus zum Durchführen des Datentransfers zwischen der Host-Schnittstelle und dem Speicher durch die Datentransferkontrollmittel in der Benutzerdatentransferkontrolleinheit und ein Speicherplattendatenbus zum Durchführen des Datentransfers zwischen der Speicherplattenvorrichtungsschnittelle und dem Speicher durch die Datentransferkontrollmittel der Benutzerdatentrans ferkontrolleinheit bereitgestellt sind, und das redundante Datenerzeugungsmittel ist direkt an die Datentransferkontrollmittel gekoppelt und zwischen dem Speicher und dem Speicherplattendatenbus angeordnet, um den Verkehr zum Speicher während der Erzeugung der redundanten Daten zu reduzieren.
  • Die vorliegende Erfindung stellt ferner einen Speicherplattenanordnungs-Controller oder ein Speicherplattenanordnungssystem bereit, gekennzeichnet durch die Bereitstellung einer Speicherplattenanordnungskontrolleinheit, die eine oder mehrere MPUs hat; und die Bereitstellung einer Benutzerdatentransfereinheit, die eine Host-Schnittstelle mit einem Host-Computer hat, einen Speicher zum temporären Speichern von Daten, redundanten Datengenerator zum Erzeugen redundanter Daten, eine Mehr-Kanal-Speicherplattenvorrichtungsschnittstelle und Datentransfer-Kontrolleinheit, die einen oder mehrere Kanäle hat zum Kontrollieren des Datentransfers zwischen der Hostschnittstelle, dem Speicher, dem redundanten Datengenerator und der Speicherplattenvorrichtungsschnittstelle; und dass ein Kontrollbus zum Kontrollieren der Speicherplattenvorrichtungsschnittstelle, des redundanten Datengenerators und der Datentransferkontrolleinheit der Benutzerdatentransferkontrolleinheit durch die Speicherplattenanordnungskontrolleinheit, ein Host-Datenbus zum Durchführen des Datentransfers zwischen der Host-Schnittstelle und dem Speicher durch die Datentransferkontrolleinheit in der Benutzerdatentransferkontrolleinheit und ein Speicherplattendatenbus zum Durchführen des Datentransfers zwischen der Speicherplattenvorrichtungsschnittstelle und dem Speicher durch die Datentransferkontrollmittel in der Benutzerdatentransferkontrolleinheit bereitgestellt sind, und die Datentransferkontrolleinheit erlaubt die Benennung einer Vielzahl von Datenpfaden zwischen den Bereichen des Speichers und der Speicherplattenvorrichtungsschnittstelle und die Eingabe der Daten von den entsprechenden Datentransferpfaden zu dem redundante Daten Generator.
  • Die vorliegende Erfindung stellt ferner einen Speicherplattenanordnungs-Controller oder ein Speicherplattenanordnungssystem bereit, gekennzeichnet durch die Bereitstellung einer Speicherplattenanordnungskontrolleinheit, die eine oder mehrere MPUs hat; und die Bereitstellung einer Benutzerdatentransfereinheit, die eine Host-Schnittstelle mit einem Host-Computer hat, einen Speicher zum temporären Speichern von Daten, redundanten Datengenerator zum Erzeugen redundanter Daten, eine Mehr-Kanal-Speicherplattenvorrichtungsschnittstelle und Datentransfer-Kontrolleinheit, die einen oder mehrere Kanäle hat zum Kontrollieren des Datentransfers zwischen der Hostschnittstelle, dem Speicher, dem redundanten Datengenerator und der Speicherplattenvorrichtungsschnittstelle; und dass ein Kontrollbus zum Kontrollieren der Speicherplattenvorrichtungsschnittstelle, des redundanten Datengenerators und der Datentransferkontrolleinheit der Benutzerdatentransferkontrolleinheit durch die Speicherplattenanordnungskontrolleinheit, ein Host-Datenbus zum Durchführen des Datentransfers zwischen der Host-Schnittstelle und dem Speicher durch die Datentransferkontrollmittel in der Benutzerdatentransferkontrolleinheit und ein Speicherplattendatenbus zum Durchführen des Datentransfers zwischen der Speicherplattenvorrichtungsschnittstelle und dem Speicher durch die Datentransferkontrolleinheit in der Benutzerdatentransferkontrolleinheit bereitgestellt sind, und redundante Daten für die Benutzerdaten in dem redundanten Datengenerator erzeugt werden und transferiert werden an die Speicherplattenvorrichtungsschnittstelle.
  • Die vorliegende Erfindung bezieht sich nämlich auf einen Speicherplattenanordnungs-Controller, der gekennzeichnet ist durch die Bereitstellung einer Benutzerdatentransferkontrolleinheit, welche eine einkanalige oder mehrkanalige Host-Schnittstelle aufweist, einen Speicherplatten-Cache, einen einkanaligen oder mehrkanaligen DMAC, einen redundanten Datengenerator und eine mehrkanalige Speicherplattenvorrichtungsschnittstelle und eine Speicherplattenanordnungskontrolleinheit, welche eine oder mehrere MPUs hat. Sie weist ferner einen Kontrollbus (MPU-Bus) durch die MPU auf, einen Host-Datenbus zum Durchführen des Datentransfers zwischen der Host-Schnittstelle und dem Speicherplatten-Cache und einen Speicherplattendatenbus zum Durchführen des Datentransfers zwischen der Speicherplattenvorrichtungsschnittstelle und dem Speicherplatten-Cache.
  • Mit dieser Anordnung, in dem Speicherplattenanordnungs-Controller, sogar wenn eine billige SCSI-Schnittstelle für die Host-Schnittstelle und die Speicherplattenvorrichtungsschnittstelle verwendet wird, ist der Verwendungsfaktor des internen Busses durch die Anordnung des Kontrollbusses (MPU-Bus), des Host-Datenbusses und des Speicherplattendatenbusses reduziert, und die Transferrate des internen Busses ist verbessert, so dass ein Speicherplattenanordnungssystem, das günstig ist und eine höhere Datentransferrate hat, erzielt wird.
  • In der obigen Anordnung ist weiter das Scattern/Gathern von Daten erzielt durch den Transfer unter Verwendung einer Vielzahl von Pfaden zwischen Bereichen auf dem Speicherplatten-Cache und der Speicherplattenvorrichtungsschnittstelle.
  • Durch die obige Anordnung ist die Erzeugung redundanter Daten (die Erzeugung von Paritätsdaten) erzielt durch Verwendung der Daten, die in dem Speieherplatten-Cache gespeichert sind, durch den Transfer unter Verwendung der Vielzahl von Pfaden zwischen den Bereichen auf dem Speicherplatten-Cache und dem Paritätsgenerator. Der redundante Datengenerator (Paritätsdatengenerator) ist direkt gekoppelt an die Datentransferkontrollmittel (DMAC) und erlaubt die Eingabe der Daten auf den entsprechenden Datentransferpfaden zu dem Paritätsgenerator zwischen den Bereichen auf dem Speicherplatten-Cache und der Speicherplattenvorrichtungsschnittstelle und überträgt die Daten auf dem Speicherplatten-Cache an sowohl die Speicherplattenvorrichtungsschnittstelle und den Paritätsgenerator, um den direkten Transfer der erzeugten redundanten Daten (Paritätsdaten) an die Speicherplattenvorrichtung zu erlauben, ohne sie an den Speicherplatten-Cache zu transferieren. Daher ist der Verkehr zu dem Speicherplatten-Cache während der Erzeugung der redundanten Daten (die Erzeugung der Paritätsdaten) wesentlich vermindert, und eine effektive Transferrate in dem Speicherplattenanordnungssystem für einen Schreibbefehl an eine große Kapazität und kontinuierliche Bereiche ist verbessert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Konfiguration einer Ausführungsform eines Speicherplattenanordnungssysterns, das einen Host-Computer hat, in Übereinstimmung mit der vorliegenden Erfindung,
  • 2 zeigt eine Leistung einer Speicherplattenvorrichtung, die in dem Speicherplattenanordnungssystem der vorliegenden Erfindung verwendet wird,
  • 3 zeigt die Verwendung eines DMAC der vorliegenden Erfindung in dem Datentransfer zwischen einem Speicherplatten-Cache und einer Speicherplattenvorrichtung,
  • 4 zeigt die Verwendung des DMAC der vorliegenden Erfindung in dem Datentransfer zwischen dem Speicherplatten-Cache, einem Paritätsgenerator und dem Speicherplatten-Cache,
  • 5 zeigt die Verwendung des DMAC der vorliegenden Erfindung in dem Transfer zwischen dem Speicherplatten-Cache und der Speicherplattenvorrichtung und in dem nebeneinanderliegenden Transfer zwischen dem Speicherplatten-Cache, dem Paritätsgenerator und dem Speicherplatten-Cache.
  • BESTER MODUS ZUM AUSFÜHREN DER ERFINDUNG
  • Mit Bezug auf die 1 ~ 5 wird eine Ausführungsform der vorliegenden Erfindung spezifisch beschrieben werden. 1 zeigt eine Konfiguration eines Systems, welches einen Host-Computer 17 und ein Speicherplattenanordnungssystem 18 aufweist in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Der Host-Computer 17 und das Speicherplattenanordnungssystem 18 sind durch eine Host-Schnittstelle 3 verbunden. Die Host-Schnittstelle 3 ist einkanalig und SCSI-2 mit einer Zwei-Byte-Breite und einer maximalen Transferrate von 20 MB/s. Die Host-Schnittstelle 3 kann mehrkanalig sein. Der Host-Computer 17 greift auf das Speicherplattenanordnungssystem 18 zu in Übereinstimmung mit dem SCSI- (Small Computer System Interface, eine Art periphere Vorrichtungsschnittstelle kleiner Computer, standardisiert durch ANSI) Protokoll durch die Host-Schnittstelle 3.
  • Das Speicherplattenanordnungssystem 18 weist einen Anordnungs-Controller 1 und eine Vielzahl von Speicherplattenvorrichtungen 2 auf. Die Speicherplattenanordnungsvorrichtung 18 übernimmt eine Architektur wie RAID5, und eine RAID5-Redundanz ist eine Paritätsspeicherplatte für vier Datenspeicherplatten, und fünf Speicherplattenvorrichtungen sind eine Einheit zum Bilden einer Säule des RAID5. Der Speicherplattenanordnungs-Controller 1 hat eine fünfkanalige Speicherplattenschnittstelle 16 und verbindet eine Vielzahl von Speicherplattenvorrichtungen 2. Die Speicherplattenschnittstelle 16 ist von SCSI-2 mit einer Ein-Byte-Busbreite und einer maximalen Datentransferrate von 10 MB/s.
  • 2 zeigt eine Leistung der in dem Speicherplattenanordnungssystem 18 verwendeten Speicherplattenvorrichtung 2. Nämlich ist eine Spindelumdrehungsgeschwindigkeit in der Speicherplattenvorrichtung 5400 Upm, eine mittlere Suchzeit ist 9 ms, eine aufrechterhaltene Datentransferrate ist 7,2 MB/s und eine SCSI-Datentransferrate ist 10 MB/s.
  • Eine Konfiguration des Speicherplattenanordnungs-Controllers 1 wird nun beschrieben werden. Der Anordnungs-Controller 1 weist einen Speicherplattenanordnungs-Controller auf, der eine MPU 8, einen MPU-Controller 9, ein ROM 9 und einen Arbeitsspeicher RAM 11, eine Benutzerdatentransferkontrolleinheit, die einen Hostschnittstellen-Controller 4 hat, einen Speicherplatten-Cache 5, der durch ein DRAM gebildet ist, zum temporären Speichern von Daten bei hoher Geschwindigkeit, einen DMAC (Direct Memory Access Controller, direkter Speicherzugriffs-Controller, ein Teil eines kleinen Computers, der anstelle einer CPU und eines I/O-Prozessors den Datentransfer zwischen Speicher ↔ Speicher oder Speicher ↔ I/O kontrolliert. Er erzeugt eine Quellenadresse und eine Zieladresse, die notwendig sind für den Datentransfer, und treibt einen Lesezyklus der Quelle und einen Schreibzyklus des Ziels) 6 und einen Paritätsgenerator (Redundante-Daten-Generator) 7 und Speicherplattenschnittstellen-Controller 12a ~ 12e, bereitgestellt eines für jeden der fünf Kanäle von Speicherplattenschnittstellen, und drei Busse, einschließlich eines Host-Datenbusses 13, eines Speicherplattendatenbusses 14 und eines MPU-Busses 15. Die MPU 8 schreibt und liest für den Arbeitsspeicher RAM 11 in Übereinstimmung mit einem Programm, das in dem ROM 10 gespeichert ist, um den DMAC 6, den Paritätsgenerator 7 und die Speicherplattenschnittstellen-Controller 12a ~ 12e der Benutzerdatenkontrolleinheit durch den MPU-Bus 15 zu kontrollieren. Der DMAC 6 kontrolliert den Benutzerdatentransfer über den Host-Datenbus 13 und den Speicherplattendatenbus 14 und führt das Scattern/Gathern von Daten durch, das dem RAID5 inhärent ist. Der Paritätsgenerator 7 erzeugt Paritätsdaten, welche die redundanten Daten sind, zu den Benutzerdaten und führt die Wiederherstellung der Benutzerdaten durch, wenn eine der Speicherplattenvorrichtungen 2 ausfällt. Der Paritätsgenerator 7 ist direkt an den DMAC 6 gekoppelt und ist zwischen dem Speicherplatten-Cache 5 und dem Speicherplattendatenbus 14 angeordnet.
  • Der Host-Datenbus 13 ist ein Benutzerdatentransferbus zwischen dem Host-Schnittstellen-Controller 4 und dem Speicherplatten-Cache 5. Der Speicherplattendatenbus 14 ist ein Benutzerdatentransferbus zwischen dem Speicherplatten-Cache 5 und den Speicherplattenschnittstellen-Controllern 12a ~ 12e. Der MPU-Bus 15 ist ein Kontrollbus zum Kontrollieren des DMAC 6, des Paritätsgenerators 7 und der Speicherplattenschnittstellen-Controller 12a ~ 12e der Benutzerdatenkontrolleinheit.
  • Durch Anordnen der drei Busse 13, 14 und 15 können der Host-Schnittstellen-Controller 4 und der Speicherplattenschnittstellen-Controller 12 das SCSI-Kontroll-LSI verwenden, welches kostengünstig ist und eine maximale Transferrate von 20 MB/s hat. Namentlich können, durch Anordnen der Busse 13, 14 und 15, der Datentransfer zwischen dem Host 17 und dem Speicherplatten-Cache 5 und der Datentransfer zwischen dem Speicherplatten-Cache 5 und den Speicher plattenvorrichtungen 2a ~ 2e gleichzeitig ausgeführt werden, ohne eine dedizierte Schaltung wie FIFO (First-in First-out) anders als der SCSI-Kontroll-LSI zwischen der Host-Schnittstelle 3 und dem Host-Datenbus 13 und zwischen der Speicherplattenschnittstelle 16 und dem Speicherplattendatenbus 14 zu benötigen. Da die maximale Transferrate des SCSI-2, der einen zwei Byte breiten Bus hat, in der Host-Schnittstelle 3, das die Schnittstelle mit dem Host 17 oder dem Benutzer ist, 20 MB/s ist, wie durch den Standard definiert, sind die Transferraten des Host-Datenbusses 13 und des Speicherplattendatenbusses 14 jeweils 20 MB/s, und die Datentransferrate des Speicherplatten-Caches 5 ist 40 MB/s, da der Transfer zwischen dem Host 17 und dem Speicherplatten-Cache 5 und der Transfer zwischen dem Speicherplatten-Cache 5 und den Speicherplattenvorrichtungen 2a ~ 2e gleichzeitig ausgeführt werden, und der Datentransfer kann genügend ausgeführt werden.
  • Der DMAC 6 hat drei Kanäle, Kanal a, Kanal b und Kanal c, so dass der nebeneinanderliegende Transfer unter Verwendung der drei Kanäle erzielt werden kann. Namentlich wird der Kanal a verwendet für den Transfer zwischen dem Speicherplatten-Cache 5 und den Speicherplattenvorrichtungen 2a ~ 2e, den Transfer zwischen dem Speicherplatten-Cache 5 – Paritätsgenerator 7 – Speicherplatten-Cache 5 und den Transfer zwischen dem Speicherplatten-Cache 5 – Paritätsgenerator 7 – Speicherplattenvorrichtung 2a ~ 2e. Der Kanal b und der Kanal c werden ausschließlich für den Datentransfer zwischen dem Speicherplatten-Cache 5 und den Speicherplattenvorrichtungen 2a ~ 2e und zwischen dem Host 17 und dem Speicherplatten-Cache 5 verwendet.
  • Die Funktion des Kanals a in dem DMAC 6 und der Datentransfer durch den Kanal a in dem DMAC 6 werden nun erläutert. In dem DMAC 6 sind fünf Cache-Adresszähler 201 für den Kanal a, fünf Port-Benennungsregister 202 entsprechend den fünf Cache-Adresszählern 201 und fünf nebeneinanderliegender Transfer Benennungsregister 205 entsprechend den Cache-Adresszählern 201 bereitgestellt. Der Cache-Adresszähler 201 ist ein Zähler zum Benennen einer Adresse eines Bereichs 203 auf dem Speicherplatten-Cache 5. Das Port-Benennungsregister 202 ist ein Register zum Benennen eines Kanals der Speicherplattenschnittstellen 16a 16e entsprechend den Cache-Adresszählern 201 oder dem Paritätsgenerator 7. Durch die Cache-Adresszähler 201 und die entsprechenden Port-Benennungsregister 202 kann der fünfkanalige Pfad 204 zwischen dem Speicherplatten-Cache 5 und den Speicherplattenschnittstellen 16a ~ 16e oder zwischen dem Speicherplatten-Cache 5 und dem Paritätsgenerator 7 benannt werden. Der Kanal a in dem DMAC 6 hat eine Funktion, um sequentiell Daten vorherbestimmter Einheit einer Vielzahl von benannten Transferpfaden 204 in einer zeitgemultiplexten Weise zu transferieren. Das nebeneinanderliegende Benennungsregister 205 ist ein Register zum Benennen des nebeneinanderliegenden Transfers der Daten der entsprechenden Pfade 204 an den Paritätsgenerator 7. Der Kanal a in dem DMAC 6 hat eine Funktion, zusätzlich zu der Transferfunktion durch die Vielzahl von Pfaden 204, den nebeneinanderliegenden Transfer der Daten der Vielzahl von Pfaden 204 zu dem Paritätsgenerator 7 auszuführen.
  • 3 zeigt die Verwendung des Kanals a in dem DMAC 6 in dem Datentransfer zwischen dem Speicherplatten-Cache 5 und den Speicherplattenvorrichtungen 2a ~ 2e.
  • 4 zeigt die Verwendung des Kanals a in dem DMAC 6 in dem Datentransfer zwischen dem Speicherplatten-Cache 5 – Paritätsgenerator 7 – Speicherplatten-Cache 5.
  • 5 zeigt die Verwendung des Kanals a in dem DMAC 6 in dem nebeneinanderliegenden Transfer zwischen Speicherplatten-Cache 5 – Paritätsgenerator 7 – Speicherplattenvorrichtung 2e.
  • Wie in 3 gezeigt, benennt die MPU 8 die Adressen der Bereiche 203a ~ 203e des Speicherplatten-Caches 5 zu den Cache-Adressregistern 201a ~ 201e in dem Kanal a des DMAC 6 durch den MPU-Bus 15 und benennt die Kanäle der Spei cherplattenschnittstellen 16a ~ 16e zu den Port-Benennungsregistern 202a ~ 202e entsprechend den Cache-Adressregistern 201a ~ 201e, so dass sie fünf Pfade zwischen den Bereichen 203a ~ 203e auf dem Speicherplatten-Cache 5 und den Speicherplattenschnittstellen 16a ~ 16e Benennen kann. Die Speicherplattenvorrichtung 2 für den Datentransfer ist vorausgewählt durch Ausgeben eines SCSI-Befehls, und die Pfade der Speicherplattenschnittstellen 16a ~ 16e – Speicherplattenvorrichtungen 2a ~ 2e sind eines für jeden Kanal der Speicherplattenschnittstellen 16a ~ 16e vorhanden.
  • Dementsprechend, wenn die Transferfunktion durch die Vielzahl von Pfaden 204a 204e des Kanals a in dem DMAC 6 verwendet wird, können die Benutzerdaten, die in dem Speicherplatten-Cache 5 von dem Host über den Host-Datenbus 13 gespeichert sind, in vorherbestimmte Größen, genannt Stripe-Größen, geteilt werden und scatter-transferiert zu einer Vielzahl von Speicherplattenvorrichtungen 2a 2e werden. Sogar wenn die Benutzerdaten in einer Vielzahl diskontinuierlicher Bereiche auf dem Speicherplatten-Cache 5 gespeichert sind, können die Daten in jeglichen fünf Bereichen 203 auf dem Speicherplatten-Cache 5 scatter-transferiert werden zu unterschiedlichen Speicherplattenvorrichtungen 2a ~ 2e.
  • Durch Verändern der Datentransferrichtung von der Speicherplattenvorrichtung 2 zu dem Host 17 können die Daten von der Vielzahl von Speicherplattenvorrichtungen 2a ~ 2e gather-transferiert werden zu kontinuierlichen Bereichen auf dem Speicherplatten-Cache 5 durch die Transferfunktion durch die Vielzahl von Pfaden.
  • Weiter, wie in der 4 gezeigt, durch Benennen des Paritätsgenerators 7 zu den Port-Benennungsregistern 202a ~ 202d und Benennen einer Vielzahl von Pfaden 204a ~ 204d zwischen der Vielzahl von Bereichen 203a ~ 203d und dem Paritätsgenerator 7 in dem Kanal a des DMAC 6, werden die Paritätsdatenerzeugung in dem Paritätsgenerator 7 unter Verwendung der Benutzerdaten in der Vielzahl von Bereichen 203a ~ 203d auf dem Speicherplatten-Cache 5 durch die Transferfunk tion basierend auf der Vielzahl von benannten Pfaden 204a ~ 204d und der Transfer der erzeugten Paritätsdaten zu dem Bereich 203e des Speicherplatten-Caches 5 durch das Port-Benennungsregister 202e und das Cache-Adressregister 201e erreicht. Während der Ausführung eines Lesebefehls, in einer fehlerhafte Daten Wiederherstellungsoperation, werden Daten anders als die fehlerhaften Daten einer Paritätsgruppe, welche die fehlerhaften Daten enthalten, und Paritätsdaten zu 203a ~ 203d des Speicherplatten-Caches 5 gelesen, und die Daten werden wiederhergestellt durch den Paritätsgenerator 7, wie oben beschrieben, und die wiederhergestellten Daten werden zu dem Bereich 203e des Speicherplatten-Caches 5 transferiert. Die Daten in dem Bereich 203e werden transferiert zu dem Host 17 unter Verwendung eines Kanals c des DMAC 6. Auf diese Weise, während der Ausführung des Lesebefehls, werden die Daten, die durch die fehlerhafte Daten Wiederherstellungsoperation wiederhergestellt werden, zu dem Host 17 transferiert, ohne sie zurück auf die entsprechende Speicherplattenvorrichtung zu schreiben und sie erneut für den Transfer zu lesen, so dass eine Speicherplattenzugriffsschaltung reduziert werden kann und die Leistung der fehlerhafte Daten Wiederherstellungsoperation während der Leseoperation verbessert ist. In der vorliegenden Ausführungsform werden die Daten anders als die fehlerhaften Daten der Paritätsgruppe, welche die fehlerhaften Daten enthält, und die Paritätsdaten in 203a 203d des Speicherplatten-Caches 5 gelesen für die Wiederherstellung der Daten. Alternativ mögen sie nicht in 203a ~ 203d des Speicherplatten-Caches 5 durch den Kanal a des DMAC 6 gelesen werden, sondern sie können direkt an den Paritätsgenerator 7 transferiert werden.
  • Weiter, wie in der 5 gezeigt, hat der Kanal a in dem DMAC 6 eine Funktion zusätzlich zu dem Datentransfer durch die Vielzahl von Pfaden 204a ~ 204d, um die Transferdaten der Pfade 204a ~ 204d nebeneinanderliegend zu dem Paritätsgenerator 7 einzugeben durch die nebeneinanderliegender Transfer Benennungsregister 205a ~ 205d entsprechend den Pfaden 204a ~ 204d. Weiter kann, durch Verwendung des verbleibenden Pfades 204e der fünf Kanäle, die Ausgabe des Paritätsgenerators 7 in der Speicherplattenvorrichtung 2e gespeichert werden durch das Cache-Adressregister 201e, das Port-Benennungsregister 202e und das nebeneinanderliegender Transfer Benennungsregister 205e, so dass der Datentransfer zwischen dem Speicherplatten-Cache 5 und den Speicherplattenvorrichtungen 2a ~ 2d und der nebeneinanderliegende Datentransfer zwischen Speicherplatten-Cache 5 – Paritätsgenerator 7 – Speicherplattenvorrichtung 2e in dem Kanal a des DMAC 6 erreicht werden.
  • In dem Speicherplattenanordnungssystem 18 werden der Kanal a und der Kanal b in dem DMAC 6 verwendet für einen Lesebefehl für große Kapazität und kontinuierliche Bereiche von dem Host 17, um gleichzeitig den Datentransfer zwischen den Speicherplattenvorrichtungen 2a ~ 2e und dem Speicherplatten-Cache 5 und den Datentransfer zwischen dem Host 17 und dem Speicherplatten-Cache 5 durchzuführen. Für den Datentransfer zwischen den Speicherplattenvorrichtungen 2a ~ 2e und dem Speicherplatten-Cache 5 wird die Transferfunktion durch die Vielzahl von Pfaden 204a ~ 204e des Kanals a in dem DMAC 6 verwendet, um die Daten von der Vielzahl von Speicherplattenvorrichtungen 2a ~ 2e zu den kontinuierlichen Bereichen auf dem Speicherplatten-Cache 5 zu gather-transferieren.
  • In dem Speicherplattenanordnungssystem 18, für einen Schreibbefehl für große Kapazität und kontinuierliche Bereiche von dem Host 17, werden der Kanal a und der Kanal b in dem DMAC 6 verwendet, um gleichzeitig den Datentransfer zwischen dem Speicherplatten-Cache 5 und den Speicherplattenvorrichtungen 2a ~ 2e und den Datentransfer zwischen dem Host 17 und dem Speicherplatten-Cache 5 durchzuführen. Für den Datentransfer zwischen dem Speicherplatten-Cache 5 und den Speicherplattenvorrichtungen 2a ~ 2d werden die Datentransferfunktion durch die Vielzahl von Pfaden 204a ~ 204d des Kanals a in dem DMAC 6 und die Funktion, die Transferdaten auf den Pfaden 204a ~ 204d zu dem Paritätsgenerator 7 nebeneinander einzugeben, verwendet, um gleichzeitig die Daten des Speicherplatten-Caches 5 zu der Vielzahl von Speicherplattenvorrichtungen 2a ~ 2d und dem Paritätsgenerator 7 zu transferieren und die Paritätsdaten, die durch den Paritätsgenerator 7 erzeugt werden, zu dem Cache-Adressregister 201e, das Port- Benennungsregister 202d und das nebeneinanderliegender Transfer Benennungsregister 205e zu transferieren, nicht durch den Speicherplatten-Cache 5, sondern direkt durch den Pfad 204e.
  • In der vorliegenden Ausführungsform weist der Speicherplattenanordnungs-Controller einen einzigen Prozessor auf, und der Host-Schnittstellen-Controller 4 und der Speicherplattenschnittstellen-Controller 12 verwenden kommerziell erhältliche SCSI-Kontroll-LSI, die kostengünstig sind und eine maximale Transferrate von 20 MB/s haben, und keine dedizierte Schaltung wie ein FIFO anders als der SCSI-Kontroll-LSI ist zwischen der Host-Schnittstelle 3 und dem Host-Datenbus 13 und zwischen der Speicherplattenschnittstelle 16 und dem Speicherplattendatenbus 14 vorhanden, so dass die Kosten des Speicherplattenanordnungs-Controllers um einen Faktor von fünf vermindert sind im Vergleich zu einem Speicherplattenanordnungs-Controller, der einen Multiprozessor (acht MPUs) und den MPU-Bus 15 und zwei interne Busse 13 und 14 als Benutzerdatentransferbusse verwendet, und die Kosten des Speicherplattenanordnungssystems 18 können reduziert werden.
  • In dem Speicherplattenanordnungssystem 18 werden die Paritätsdaten, die durch den Paritätsgenerator erzeugt werden, direkt zu der Speicherplattenvorrichtung transferiert, so dass die effektive Transferrate des Schreibbefehls für die große Kapazität und kontinuierliche Bereiche von dem Host 17 um ungefähr 40 % verbessert werden können verglichen mit einem System, welches temporär die Parität in dem Speicherplatten-Cache 5 speichert.
  • Weiter, da der SCSI-2, der sich als eine Standardschnittstelle ausbreiten wird, als Speicherplattenschnittstelle 16 verwendet wird, kann ein hochperformantes Speicherplattenanordnungssystem konstruiert werden durch die Verbindung mit einer zukünftigen, hochperformanten Speicherplattenvorrichtung.
  • In Übereinstimmung mit der vorliegenden Erfindung sind die Benutzerdatenkontrolleinheit und der Speicherplattenanordnungs-Controller bereitgestellt und zumindest drei Busse, der Kontrollbus (MPU-Bus), der Host-Datenbus und der Speicherplattendatenbus sind angeordnet. Daher ist die Verwendung der kostengünstigen Schnittstellen-Controller-LSI als der Host-Schnittstellen-Controller und der Speicherplattenschnittstellen-Controller ermöglicht, und die Kosten des Speicherplattenanordnungs-Controllers sowie des Speicherplattenanordnungssystems können signifikant reduziert werden.
  • Weiter ist, in Übereinstimmung mit der vorliegenden Erfindung, die Transferrate des internen Busses des Speicherplattenanordnungs-Controllers nicht der Leistungsengpass des Speicherplattenanordnungssystems und die Transferrate des internen Busses kann erhöht werden und die Busbreite kann reduziert werden.
  • Weiter, in Übereinstimmung mit der vorliegenden Erfindung, ist der Verkehr des Speicherplatten-Caches während der Paritätserzeugung reduziert in dem Speicherplattenanordnungs-Controller und die effektive Transferrate des Speicherplattenanordnungssystems für den Schreibbefehl für die große Kapazität und kontinuierliche Bereiche von dem Benutzer kann erhöht werden.
  • Weiter, während der Ausführung des Lesebefehls, ist die Anzahl an Malen von Zugriff der Speicherplattenvorrichtung in der fehlerhafte Daten Wiederherstellungsoperation reduziert, und die Leistung der fehlerhafte Daten Wiederherstellungsoperation ist verbessert.

Claims (10)

  1. Controller für eine Anordnung von Speicherplatten (1), umfassend: eine Kontrolleinheit für eine Speicherplattenanordnung, welche eine oder mehrere Mikroprozessoreinheiten (8) aufweist; und eine Benutzerdatentransfereinheit, aufweisend: eine Hostschnittstelle (3, 4) mit einem Hostcomputer (17), einen Speicher (5) zum temporären Speichern von Daten, eine Multikanal-Speicherplattenvorrichtungsschnittstelle (12) und Datentransferkontrollmittel (6); wobei der Speicherplattenanordnungscontroller weiterhin versehen ist mit: einem Kontrollbus (15) zum Kontrollieren der Speicherplattenvorrichtungsschnittstelle (12) und der Datentransferkontrollmittel (6) der Benutzerdatentransferkontrolleinheit durch die Speicherplattenanordnungskontrolleinheit, einen Hostdatenbus (13) zum Durchführen des Datentransfers zwischen der Hostschnittstelle (4) und dem Speicher (5) durch die Datentransferkontrollmittel (6) in der Benutzerdatentransferkontrolleinheit, und einen Speicherplattendatenbus (14) zum Durchführen des Datentransfers zwischen der Speicherplattenvorrichtungsschnittstelle (12) und dem Speicher (5) durch die Datentransferkontrollmittel (6) in der Benutzerdatentransferkontrolleinheit; dadurch gekennzeichnet, dass die Benutzerdatentransfereinheit weiterhin redundante Datenerzeugungsmittel (7) zum Erzeugen redundanter Daten für die Benutzerdaten umfasst, wobei die redundanten Datenerzeugungsmittel (7) direkt an den Kontrollbus (15) und an die Datentransferkontrollmittel (6) gekoppelt sind, wobei die redundanten Datenerzeugungsmittel (7) zwischen dem Speicher (5) und der Multikanal-Speicherplattenvorrichtungsschnittstelle (12) angeordnet sind; wobei der Speicherplattendatenbus (14) weiterhin zum Durchführen des Datentransfers zwischen den redundanten Datenerzeugungsmitteln (7) und dem Speicher (5) und zwischen der Speicherplattenvorrichtungsschnittstelle (12) und den redundanten Datenerzeugungsmitteln (7) ist; wobei die Datentransferkontrollmittel (6) einen oder mehrere Kanäle zum Kontrollieren des Datentransfers zwischen der Hostschnittstelle (4), dem Speicher (5), den redundanten Datenerzeugungsmitteln (7) und der Speicherplattenvorrichtungsschnittstelle (12) aufweisen; und dadurch, dass der Kontrollbus (15) weiterhin zum Kontrollieren der redundanten Datenerzeugungsmittel ist.
  2. Speicherplattenanordnungscontroller nach Anspruch 1, weiterhin dadurch gekennzeichnet, dass die Datentransferkontrollmittel die Bezeichnung einer Vielzahl von Datenübertragungspfaden (204) zwischen Bereichen (203) des Speichers und der Speicherplattenvorrichtungsschnittstelle erlauben.
  3. Speicherplattenanordnungscontroller nach Anspruch 1, weiterhin dadurch gekennzeichnet, dass die Datentransfermittel eine Vielzahl von Zählern (201) zum Bezeichnen von Adressen des Speichers und eine Vielzahl von Registern (202) zum Bezeichnen von Kanälen der Speicherplattenvorrichtungsschnittstelle, welche den jeweiligen Zählern entsprechen, umfassen.
  4. Speicherplattenanordnungscontroller nach Anspruch 1, weiterhin dadurch gekennzeichnet, dass Daten zwischen den Bereichen (203) des Speichers und den redundanten Datenerzeugungsmitteln transferiert werden unter Verwendung einer Vielzahl von Transferpfaden (204).
  5. Speicherplattenanordnungscontroller nach Anspruch 1, weiterhin dadurch gekennzeichnet, dass die Datentransferkontrollmittel ein DMAC umfassen.
  6. Speicherplattenanordnungscontroller nach Anspruch 4, weiterhin dadurch gekennzeichnet, dass die Datentransferkontrollmittel eine Vielzahl von Zählern (201) zum Bezeichnen von Adressen des Speichers und eine Vielzahl von Registern (202) zum Bezeichnen von Kanälen der Speicherplattenvorrichtungsschnittstelle, welche den Zählern entsprechen, umfassen, um die Bezeichnung einer Vielzahl von Datentransferpfaden (204) zwischen den Bereichen (203) des Speichers und der Speicherplattenvorrichtungsschnittstelle und die Eingabe der Daten der entsprechenden Datentransferpfade an die redundanten Datenerzeugungsmittel zu erlauben.
  7. Speicherplattenanordnungscontroller nach Anspruch 1, weiterhin dadurch gekennzeichnet, dass die Speicherplattenvorrichtungsschnittstelle mit einem Speicherplatteninterfacecontroller für jeden Kanal versehen ist.
  8. Speicherplattenanordnungscontroller nach Anspruch 1, weiterhin dadurch gekennzeichnet, dass die Datentransferkontrollmittel die Bezeichnung einer Vielzahl von Datentransferpfaden zwischen den Bereichen des Speichers und der Speicherplattenvorrichtungsschnittstelle und die Eingabe der Daten der entsprechenden Datentransferpfade zu den redundanten Datenerzeugungsmitteln erlauben.
  9. Speicherplattenanordnungscontroller nach Anspruch 1, weiterhin dadurch gekennzeichnet, dass redundante Daten für die Benutzerdaten in den redundanten Datenerzeugungsmitteln erzeugt werden und zu der Speicherplattenvorrichtungsschnittstelle transferiert werden.
  10. Speicherplattenanordnungssystem (18), umfassend: einen Speicherplattenanordnungscontroller (1) gemäß einem der vorstehenden Ansprüche; und eine Vielzahl von Speicherplattenvorrichtungen (2), welche mit der Speicherplattenvorrichtungsschnittstelle des Speicherplattenanordnungscontrollers verbunden sind.
DE69534994T 1994-11-11 1995-11-10 Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät Expired - Lifetime DE69534994T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27742294A JP3581727B2 (ja) 1994-11-11 1994-11-11 ディスクアレイコントローラ及びディスクアレイ装置
JP27742294 1994-11-11
PCT/JP1995/002299 WO1996015488A1 (fr) 1994-11-11 1995-11-10 Controleur de pile de disques et dispositif a plie de disques

Publications (2)

Publication Number Publication Date
DE69534994D1 DE69534994D1 (de) 2006-06-22
DE69534994T2 true DE69534994T2 (de) 2007-01-11

Family

ID=17583340

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69534994T Expired - Lifetime DE69534994T2 (de) 1994-11-11 1995-11-10 Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät

Country Status (5)

Country Link
US (1) US6094728A (de)
EP (1) EP0795812B1 (de)
JP (1) JP3581727B2 (de)
DE (1) DE69534994T2 (de)
WO (1) WO1996015488A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9611356D0 (en) * 1996-05-31 1996-08-07 Howard Alan N Improvements in or relating to compositions containing Creatine, and other ergogenic compounds
US5944838A (en) * 1997-03-31 1999-08-31 Lsi Logic Corporation Method for fast queue restart after redundant I/O path failover
GB2341715A (en) * 1998-09-17 2000-03-22 Springtek Limited Magnetic disk redundant array
JP4392877B2 (ja) * 1998-09-18 2010-01-06 株式会社日立製作所 ディスクアレイ制御装置
JP2000155751A (ja) * 1998-11-18 2000-06-06 Mitsubishi Electric Corp システムlsi
US6389494B1 (en) 1998-12-30 2002-05-14 Emc Corporation System for interfacing a data storage system to a host utilizing a plurality of busses for carrying end-user data and a separate bus for carrying interface state data
US7073020B1 (en) 1999-01-04 2006-07-04 Emc Corporation Method for message transfer in computer storage system
US7117275B1 (en) 1999-01-04 2006-10-03 Emc Corporation Data storage system having separate data transfer section and message network
US7007194B1 (en) 2000-06-29 2006-02-28 Emc Corporation Data storage system having point-to-point configuration
US7010575B1 (en) 2000-03-31 2006-03-07 Emc Corporation Data storage system having separate data transfer section and message network having bus arbitration
US6993621B1 (en) 2000-03-31 2006-01-31 Emc Corporation Data storage system having separate data transfer section and message network with plural directors on a common printed circuit board and redundant switching networks
US7003601B1 (en) 2000-03-31 2006-02-21 Emc Corporation Data storage system having separate data transfer section and message network with plural directions on a common printed circuit board
US6779071B1 (en) 2000-04-28 2004-08-17 Emc Corporation Data storage system having separate data transfer section and message network with status register
US7603516B2 (en) * 2000-12-15 2009-10-13 Stmicroelectronics Nv Disk controller providing for the auto-transfer of host-requested-data from a cache memory within a disk memory system
US7136966B2 (en) * 2002-03-18 2006-11-14 Lsi Logic Corporation Method and apparatus for using a solid state disk device as a storage controller cache
JP2003323261A (ja) * 2002-04-26 2003-11-14 Hitachi Ltd ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法
JP4270371B2 (ja) * 2003-05-09 2009-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶システム、制御装置、制御方法、及び、プログラム
JP2005071196A (ja) * 2003-08-27 2005-03-17 Hitachi Ltd ディスクアレイ装置、及びその障害情報の制御方法
JP4391200B2 (ja) 2003-11-05 2009-12-24 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置の制御方法
JP2005301565A (ja) 2004-04-09 2005-10-27 Hitachi Ltd ディスクアレイ装置およびディスクアレイ装置の診断制御方法
JP4930554B2 (ja) * 2009-07-07 2012-05-16 株式会社日立製作所 入出力制御装置
JP5822987B2 (ja) * 2014-06-18 2015-11-25 株式会社三菱東京Ufj銀行 情報処理装置
CN112783684A (zh) * 2019-11-06 2021-05-11 华为技术有限公司 一种校验数据计算方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04357518A (ja) * 1991-01-29 1992-12-10 Toshiba Corp ディスク制御装置
JPH04259025A (ja) * 1991-02-13 1992-09-14 Toshiba Corp ディスクアレイ制御装置
US5179704A (en) * 1991-03-13 1993-01-12 Ncr Corporation Method and apparatus for generating disk array interrupt signals
JP3187525B2 (ja) * 1991-05-17 2001-07-11 ヒュンダイ エレクトロニクス アメリカ バス接続装置
US5257391A (en) * 1991-08-16 1993-10-26 Ncr Corporation Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
US5522065A (en) * 1991-08-30 1996-05-28 Compaq Computer Corporation Method for performing write operations in a parity fault tolerant disk array
US5740465A (en) * 1992-04-08 1998-04-14 Hitachi, Ltd. Array disk controller for grouping host commands into a single virtual host command
US5553307A (en) * 1992-04-17 1996-09-03 Hitachi, Ltd. Method and device for transferring noncontiguous blocks in one transfer start by creating bit-map indicating which block is to be transferred
EP0582370B1 (de) * 1992-06-05 1998-10-07 Compaq Computer Corporation Plattenantriebsteuergerät mit Nachschreibcachespeicher
JP3250859B2 (ja) * 1993-02-19 2002-01-28 株式会社日立製作所 ディスクアレイ装置、コンピュータシステム及びデータ記憶装置
US5455934A (en) * 1993-03-23 1995-10-03 Eclipse Technologies, Inc. Fault tolerant hard disk array controller
US5572660A (en) * 1993-10-27 1996-11-05 Dell Usa, L.P. System and method for selective write-back caching within a disk array subsystem
US5561821A (en) * 1993-10-29 1996-10-01 Advanced Micro Devices System for performing I/O access and memory access by driving address of DMA configuration registers and memory address stored therein respectively on local bus

Also Published As

Publication number Publication date
JPH08137630A (ja) 1996-05-31
DE69534994D1 (de) 2006-06-22
JP3581727B2 (ja) 2004-10-27
EP0795812B1 (de) 2006-05-17
EP0795812A4 (de) 2002-01-23
WO1996015488A1 (fr) 1996-05-23
EP0795812A1 (de) 1997-09-17
US6094728A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
DE69534994T2 (de) Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät
DE69033476T2 (de) Schutz von Datenredundanz und -rückgewinnung
DE69529728T2 (de) Speicherplattenanordnungsgerät
DE69131551T2 (de) Logische Aufteilung eines Speichersystems mit redundanter Matrix
DE69322221T2 (de) Personalcomputer mit programmierbaren Schwellwert-Fiforegistern zur Datenübertragung
DE69227896T2 (de) Paritätsberechnung in einer effizienten matrix von massenspeichergeräten
DE69329904T2 (de) Echtzeitverarbeitungssystem
DE68919219T2 (de) Speicher für platteneinheit.
DE69032614T2 (de) Verfahren zur Datenverteilung in einer Speicherplattenanordnung
DE69117371T2 (de) Hintergrund-Plattenoberflächenanalyse durch eine Steuerung für intelligente Speicherplattenanordnung ausgeführt
DE4422786B4 (de) Speichersystem
DE69615611T2 (de) Externes Speichersystem mit redundanten Speichersteuerungen
DE3881786T2 (de) Identifizierung von Datenspeicherungseinrichtungen.
DE69738159T2 (de) Anordnung und Verfahren zur Wiederzuteilung von logischen an physikalische Plattengeräte unter Verwendung eines Speichersteuergerätes
DE69215538T2 (de) Verfahren zur verbesserung von partiellen streifenschreib-operationen einer speicherplattenanordnung
DE68926436T2 (de) Plattenlaufwerkanordnungssystem und Verfahren
DE60223470T2 (de) Knotensteuerung für ein Datenspeicherungssystem
DE3789104T2 (de) Netzwerkübertragungsadapter.
DE69132652T2 (de) Rechnerdatenleitweglenkungssystem
DE69533764T2 (de) Verfahren zum Gebrauch von Speicherplatten unterschiedlicher Inhalte in einem Einzelvolumen einer hierarchischen Speicherplattenanordnung
DE69738091T2 (de) Speicherplattenanordnung und Verfahren zu deren Steuerung
DE69702523T2 (de) Cache-speichersteuereinheit in einer raid-schnittstelle
DE69131728T2 (de) Speicherungssystem für binäre rechner mit hoher geschwindigkeit, hoher kapazität, fehlertoleranz und fehlerkorrektur
DE69330924T2 (de) Plattennetzwerk programmierbares Steuerungsgerät
WO2006058892A2 (de) Speichersystem mit sektorbuffern

Legal Events

Date Code Title Description
8364 No opposition during term of opposition