JPH10198528A - アレイ記憶装置およびその制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 アレイ記憶装置における耐故障性能およびデ
ータ入出力性能の向上と、システム構成の容易な変更を
可能にする。 【解決手段】 マトリックス状に配置される複数の記憶
装置１８０の各々は、複数のインタフェースポート１８
０ａ，１８０ｂを持ち、列方向のバス１６１〜１６５お
よび行方向のバス１７１〜１７５を介して第１チャネル
制御部１６０および第２チャネル制御部１７０に接続さ
れ、バス１６１〜１６５およびバス１７１〜１７５の各
々に対して互いに排他的接続されるように、ＲＡＩＤの
パリティグループを構成する複数の記憶装置１８０を選
択することでパリティグループ内の複数の記憶装置１８
０に対する並列的なアクセスと、バス接続経路の多重化
を実現し、記憶装置１８０の選択結果は、制御部１３０
の不揮発メモリ１３４に格納され、操作パネル１９０を
介して随意にパリティグループの初期設定／変更が行わ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アレイ記憶装置お
よびその制御技術に関し、特に、情報処理システムにお
けるデータ記憶装置として使用され、高い信頼性と入出
力要求に対する高速な応答が要求されるアレイ記憶装置
等に適用して有効な技術に関する。

【０００２】

【従来の技術】アレイ記憶装置に対する入出力要求の高
速応答を可能とするためにバッファメモリを設け、上位
装置からの入出力要求をなるべく高速なメモリへのアク
セスにて行うことが一般的である。データ読み取り要求
に対してバッファメモリ上にアクセス対象のデータが存
在しない場合、データ書き込み要求発生時や記憶装置上
のデータとバッファメモリ上のデータとの同期を取る場
合にバッファメモリと記憶装置との間でデータの送受信
が実行される。

【０００３】記憶装置の配置／接続方式については従来
のアレイ記憶装置では、個々の記憶装置が（１）シング
ルポートを持って複数の単一バスによる列／行の構成を
取るか、（２）複数のインタフェースポートを持って複
数のチャネルによる列／行の構成を取っていた。（１）
の構成においては高速性と高信頼性の両立に対して考慮
されておらず、（２）の方式ではパリティグループ内の
記憶装置の割り当てについて考慮されていない。また、
（１）、（２）どちらについても、パリティグループ内
の記憶装置数を可変とする制御について、バス障害に対
する高い信頼性を持つことについて十分な考慮がされて
いない。

【０００４】特開平６−１６１６７２号公報には様々な
個数の記憶装置に対するデータ分配の方式について述べ
られている。この方法では記憶装置の構成変化に対し
て、ソフトウェアによる設定で対応することが可能であ
る。しかし、この技術において各記憶装置が複数のイン
タフェースポートを持つ場合について、例えばバス障害
に対するアレイ記憶装置の信頼性については考慮されて
いない。また、複数の列／行にわたる複数の記憶装置へ
の同じアクセスを効率よく行う方式についても考慮され
ていない。さらに、複数の行／列にまたがる複数の記憶
装置を同一パリティグループとして制御する方式につい
ても考慮されていない。

【０００５】一方、特開平５−１８１６１１号公報の技
術では直交するチャネル接続を持つ記憶装置を配置する
構成をとっているが、２通りのアクセス手段による分散
アクセスが可能であることとチャネル障害に対して障害
チャネルを回避して残ったチャネルを用いてアクセスす
ることなど、直交チャネル接続構成でなくても実現でき
る特徴について言及しているに留まっている。たとえ
ば、記憶装置配置形式についての最適化や、パリティグ
ループ内の複数の記憶装置への同時アクセスを実現する
手段について考慮されていない。

【０００６】

【発明が解決しようとする課題】最近の市場動向とし
て、高速かつ高い信頼性を持つディスクアレイ装置を接
続した多目的ファイルサーバに対する需要が高まってき
ている。

【０００７】クライアントに対して複数のディスクイメ
ージを見せることができることから、安定した高速性を
要求されるマルチメディアデータアクセス処理と、高い
信頼性を伴った重要データに対するトランザクション処
理への対応を要求される。そのためには、アレイ記憶装
置内部の記憶装置に対して、高い信頼性と高速性能の実
現が必須である。

【０００８】従来の技術では、バス障害に対して高い信
頼性を保証しつつ、パリティグループ内の記憶装置に対
する同時アクセスを実現する方式について考慮されてい
なかった。

【０００９】本発明の目的は、高い信頼性とデータアク
セス性能が要求されるアレイ記憶装置において、記憶装
置を接続するバスの障害に対する高い信頼性を保持しつ
つ、パリティグループへのアクセス性能を向上させるこ
とにある。

【００１０】本発明の他の目的は、高い耐故障性能およ
びアクセス性能を維持しつつ、パリティグループや装置
構成の柔軟な変更を容易に実現することにある。

【００１１】

【課題を解決するための手段】本発明では、複数のイン
タフェースポートを持つ記憶装置を採用し、パリティグ
ループを構成する複数の記憶装置の各々を可能な限り排
他的に異なる組み合わせのバスに接続するシステム構成
を採用する。そして、データ領域（ブロック）とそこか
ら生成されるパリティ領域（ブロック）の集合であるパ
リティグループを任意の記憶装置の集まりに論理的に割
り当てる手段を設け、記憶装置やパリティグループ等の
変更や追加時には、記憶装置に対するパリティグループ
の割り当ての再組み替えを行う手段を設ける。また、上
記各手段についての設定や参照を装置付属の操作パネル
から設定する手段を設ける。

【００１２】上述のような構成の本発明のアレイ記憶装
置では、たとえば、使用者により操作パネルからＲＡＩ
Ｄレベル、およびパリティグループ内の記憶装置数を随
意に設定させ、これらの設定に基づいて、パリティグル
ープを構成する複数の記憶装置の各々が、可能な限り、
排他的に異なる組み合わせのバスに接続されるように、
パリティグループを記憶装置の集まりに自動的に割り当
てる手段により、各々のパリティグループ内の記憶装置
に接続されるバスに競合が起きず、記憶装置へ同時にア
クセスできるようなアレイ記憶装置の内部構成を自動的
に設定できるようにする。また、使用者により操作パネ
ルからパリティグループの増設が指示されたときは、パ
リティグループの割り当ての再組み替えを行う手段の起
動により、記憶装置とパリティグループとの対応付けが
再構成され、上記同様のアレイ記憶装置の内部構成が自
動的に設定される。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１４】図１は、本発明の実施の形態のアレイ記憶
装置およびその制御方法が適用される情報処理システム
の全体構成の一例を示した概念図である。

【００１５】本実施の形態の情報処理システムは、アレ
イ記憶装置１１０を上位装置１００に接続した構成とな
っている。

【００１６】アレイ記憶装置１１０は、ホストインタフ
ェース１２０、制御部１３０、データ転送回路１４０、
バッファメモリ１５０、第１チャネル制御部１６０、第
２チャネル制御部１７０、マトリックス状に配列される
複数の記憶装置１８０、操作パネル１９０より構成され
る。制御部１３０は通常マイクロプロセッサと制御用ソ
フトウェアにより実現され装置全体を制御する主制御部
１３１、システム構成制御部１３２からなる。制御部１
３０上のメモリ部１３３には主に入出力要求に関する各
管理テーブルを置く。また制御部１３０は不揮発メモリ
１３４を持つ。不揮発メモリ１３４には各種動作パラメ
ータを置く。

【００１７】記憶装置１８０として、たとえば、２つの
インタフェースポート１８０ａおよびインタフェースポ
ート１８０ｂを持つ小型磁気ディスク装置を使用する。
小型磁気ディスク装置はその各々のインタフェースポー
ト１８０ａおよび１８０ｂを異なる第１チャネル制御部
１６０および第２チャネル制御部１７０に接続しＲＡＩ
Ｄ構成を組む。ＲＡＩＤを構成する記憶装置１８０の各
列はバス１６１〜１６５の各々にインタフェースポート
１８０ａを共通に接続されることによって第１チャネル
制御部１６０との間におけるデータ入出力が並行的に行
われ、各行はバス１７１〜１７５にインタフェースポー
ト１８０ｂを共通に接続されることによって第２チャネ
ル制御部１７０との間におけるデータ入出力が並行的に
行われる。

【００１８】アレイ記憶装置１１０内はＲＡＩＤを構成
する記憶装置１８０の数が異なる１つまたは複数のパリ
ティグループからなる。上位装置１００からのアクセス
要求は様々であり、ランダムデータアクセス、シーケン
シャルデータアクセス、大容量アクセス、小容量データ
アクセスと多岐にわたる。一般にアレイ記憶装置１１０
は上位装置１００からのデータ読み込み要求に対して当
該データがバッファメモリ１５０に存在しない場合、ま
た書き込み要求の後に記憶装置１８０とのデータの同期
を取る場合において、バッファメモリ１５０と記憶装置
１８０との間でデータの送受信処理が実行される。

【００１９】バッファメモリ１５０から上位装置１００
がデータをアクセスする処理については上記の記憶装置
１８０へのアクセスと並行して行う。

【００２０】図２は記憶装置の接続個数に基づいて記憶
装置を配置する方式の一例について示したものである。
第１チャネル制御部１６０および第２チャネル制御部１
７０からの直接のアクセスの効率を高めるために、記憶
装置配置方法２００で示すように、接続位置を記憶装置
接続領域２０１〜記憶装置接続領域２０９にわけて、記
憶装置接続領域２０１から順に２０９まで記憶装置１８
０を配置していく。

【００２１】すなわち、本実施の形態の記憶装置配置方
法２００では、各記憶装置１８０は、互いに列および行
方向にて重複することなく排他的にバスに接続されるこ
ととなり、各記憶装置１８０への第１チャネル制御部１
６０および第２チャネル制御部１７０から入出力の実行
時にバスの競合は発生せず、しかも、データ入出力経路
となるバスは列方向および行方向にて二重に確保され
る。

【００２２】アレイ記憶装置１１０に実装可能な記憶装
置１８０の最大数より少ない記憶装置１８０を実装する
場合も、記憶装置配置方法２００に基づいて、記憶装置
１８０を配置する。その他、実装順の例として、２０１
−＞２０２−＞２０９−＞２０４−＞２０７−＞２０６
−＞２０５−＞２０８−＞２０３などがある。

【００２３】ここで、図３に、記憶装置の配置による接
続バス数の関係について４つの例を示す。記憶装置配置
方法の評価２１０に例示された配置方法では、記憶装置
２１１、記憶装置２１２、記憶装置２１３に接続される
バスの合計は６になる。記憶装置配置方法の評価２１４
に例示された配置方法では、記憶装置２１５、記憶装置
２１６、記憶装置２１７に接続されるバスの合計は５に
なる。記憶装置配置方法の評価２１８に例示された配置
方法では、記憶装置２１９、記憶装置２２０、記憶装置
２２１に接続されるバスの合計は４になる。記憶装置配
置方法の評価２２２に例示された配置方法では、記憶装
置２２３、記憶装置２２４、記憶装置２２５に接続され
るバスの合計は４になる。すなわち、接続する記憶装置
配置方法の評価２１０のように記憶装置を配置すること
により、アクセス可能なバスを最大にすることができ
る。

【００２４】また、図４に例示されるように、記憶装置
接続例２２６のようにアレイ記憶装置１１０に実装する
記憶装置数が８のときは、記憶装置接続領域２０１に記
憶装置を５台、記憶装置接続領域２０２に３台の記憶装
置を割り当てることにより、最大で第１チャネル制御部
１６０のバス１６１〜バス１６５、第２チャネル制御部
１７０のバス１７１〜バス１７５の合計１０のバスか
ら、各々同時にアクセスすることが可能となる。

【００２５】次に、データ領域とパリティ領域のまとま
りであるパリティグループへの記憶装置１８０の割り当
てについて説明する。図３に例示された記憶装置１８０
の配置の場合と同様に、パリティグループに割り当てら
れる記憶装置１８０を適当に選ぶことで、パリティグル
ープへ同時にアクセスできる接続バスの数を最大とする
ことができる。例えば、図５、図６および図７にて、３
Ｄ＋１Ｐ （ＲＡＩＤ定義例３０１）（データ（Ｄ）領
域：パリティ（Ｐ）領域＝３：１ （グループ内領域割
り当て例３０２））となるパリティグループを２つ設定
した場合について、記憶装置の配置方式と接続バスの関
係について３つの例を示す。

【００２６】図５に例示されたパリティグループ割り当
て例３００では、パリティグループ３０３に記憶装置３
０５〜記憶装置３０８を割り当て、パリティグループ３
０４に記憶装置３０９〜記憶装置３１２を割り当てる。

【００２７】図６に例示されたパリティグループ割り当
て例３１３では、パリティグループ３１４に記憶装置３
１６〜記憶装置３１９を割り当て、パリティグループ３
１５に記憶装置３２０〜記憶装置３２３を割り当てる。

【００２８】図７に例示されたパリティグループ割り当
て例３２４では、パリティグループ３２５に記憶装置３
２７〜記憶装置３３０を割り当て、パリティグループ３
２６に記憶装置３３１〜記憶装置３３４を割り当てる。

【００２９】それぞれの独立な接続バス数は、図８のパ
リティグループ別接続バス比較例３３５に示すようにパ
リティグループ３２５とパリティグループ３２６の８が
最大となる。また、ＲＡＩＤレベルが同一であり、かつ
パリティグループ内の記憶装置数が同一である複数のパ
リティグループをまとめて一つの論理デバイスとして上
位装置１００からアレイ記憶装置１１０にアクセスする
場合に、上位装置１００からの１つの入出力要求が複数
のパリティグループに分割されて処理される場合があ
る。例えば図７のパリティグループ割り当て例３２４に
おいて、上位装置１００からパリティグループ３２５と
パリティグループ３２６を一つの論理デバイスとして認
識しているとき、記憶装置３２７〜記憶装置３３４まで
の８台にアクセス要求が同時に発生する場合がある。論
理デバイスとして認識されているときの同時アクセス可
能バス数について、パリティグループ割り当て例３０
０、パリティグループ割り当て例３１３、パリティグル
ープ割り当て例３２４のそれぞれの値を、パリティグル
ープ別接続バス比較例３３５に示す。パリティグループ
別接続バス比較例３３５によれば、パリティグループ割
り当て例３２４の、論理デバイスとして認識されている
ときの同時アクセス可能バス数が最大の１０となってい
る。したがって、パリティグループ別接続バス比較例３
３５が、各々の記憶装置が持つインタフェースポートを
もっとも多く同時に使用することができる記憶装置１８
０の配置例であることがいえる。

【００３０】図９および図１０を用いてパリティグルー
プの初期設定方法の一例を説明する。まず操作パネル１
９０にてパリティグループを設定するために、各々のパ
リティグループ５０１（０，１，２）対応にＲＡＩＤレ
ベル５０２とグループ内記憶装置数５０３を入力し（ス
テップ４０１）、不揮発メモリ１３４のパリティグルー
プ初期設定テーブル５００に登録する（ステップ４０
２）。設定終了か否かを判定し、他のパリティグループ
を設定する場合は、開始点（ステップ４００）へ、そう
でない場合は終了点（ステップ４０４）へ処理を移す
（ステップ４０３）。パリティグループ初期設定テーブ
ル５００は、パリティグループ（５０１）毎に持ち、項
目として、例えば図１０に示すようにＲＡＩＤレベル５
０２、当該パリティグループのグループ内記憶装置数５
０３を持つ。

【００３１】図１１および図１２にて、パリティグルー
プ初期設定テーブル５００を入力として、パリティグル
ープを構成する記憶装置１８０の配置の決定方法の一例
を示す。パリティグループ初期設定テーブル５００を入
力として（ステップ６００）、各パリティグループを構
成する記憶装置数Ｘを調べ、Ｘの降順（Ｘの大きいもの
から順）に記憶装置１８０にパリティグループ内記憶装
置を割り当てていく（ステップ６０１）。

【００３２】未割り当て記憶装置の中から１台目の記憶
装置（Ｍ１とする）を当該パリティグループに割り当て
る（ステップ６０２）。

【００３３】以下、ｉ台目の記憶装置Ｍｉの割り当て
（ステップ６０３）について説明する。

【００３４】割り当て処理（ステップ６０４）にて、Ｍ
ｊの第１チャネル制御部１６０の接続バスをＸｊ、第２
チャネル制御部１７０の接続バスをＹｊとし、Ｍｊ（Ｘ
ｊ，Ｙｊ）と定義し（ステップ６０５）、未割り当て記
憶装置の中から、すでにそのパリティグループに割り当
てられたすべての記憶装置Ｍｊと比較して、第１チャネ
ル制御部１６０および、第２チャネル制御部１７０への
２本の接続バスが異なる記憶装置を選び、Ｍｉとする。
すなわち、未割り当て記憶装置の中から、Ｘｉ≠Xjかつ
Yi≠Yjとなる記憶装置Ｍｉ(Xi,Yi) を当該パリティグル
ープに割り当てる（ステップ６０６）。割り当て処理
（ステップ６０４）でパリティグループ内記憶装置をす
べて割り当てられなかったときには、割り当て処理（ス
テップ６０７）で記憶装置の割り当てを行う。未割り当
て記憶装置の中から、接続バス競合情報テーブル６１３
の割り当て記憶装置数６１４がもっとも少ない組み合わ
せの接続バスに接続された記憶装置Ｍｉ(Xi,Yi) を接続
バスの昇順に当該パリティグループに割り当てる（ステ
ップ６０８）。

【００３５】以上の処理を当該パリティグループ割り当
て記憶装置数分繰り返し（ステップ６０９）、当該パリ
ティグループ内記憶装置割り当てが終了したとき（ステ
ップ６１０）、設定を要する別パリティグループがあれ
ば、１台目の記憶装置Ｍ１の割り当て処理（ステップ６
０２）から繰り返す（ステップ６１１）。すべてのパリ
ティグループの設定が終了したときに、図１８に示した
例のようなパリティグループ割り当てテーブル７００を
作成して記憶装置番号７０１を設定し、不揮発メモリ１
３４に登録し、パリティグループを構成する記憶装置１
８０の配置の決定処理を終了する（ステップ６１２）。

【００３６】ここで、前述の割り当て処理（ステップ６
０４）の詳細について説明する。まず、接続バス競合情
報の管理方式の一例として、パリティグループ設定毎
に、図１３に例示される接続バス競合情報テーブル６１
３を作成する。例えば、Ｍｉ(162,172) を割り当てたと
き、バス１６２とバス１７２の割り当て記憶装置数６１
４を０から１へカウントアップする（操作６１５）。割
り当て処理（ステップ６０４）では、割り当て記憶装置
数６１４が０であるような接続バスの組み合わせを持つ
記憶装置Ｍｉ(Xi,Yi) を接続バスの昇順に選び、当該パ
リティグループに割り当てる。

【００３７】次に、割り当て処理（ステップ６０４）で
パリティグループ内記憶装置をすべて割り当てられなか
ったときの処理である割り当て処理（ステップ６０７）
の詳細について説明する。例えば、図１４に例示される
割り当て例６１６のように記憶装置Ｍ(161,171) 、記憶
装置Ｍ(162,172) 、記憶装置Ｍ(163,173) 、記憶装置Ｍ
(164,174) が当該パリティグループにすでに割り当てら
れているとする。このとき、接続バス競合情報は、図１
５に例示される接続バス競合情報テーブル６１７のよう
になる。未割り当て記憶装置の中から、接続バス競合情
報テーブル６１７の割り当て記憶装置数６１８がもっと
も少ない組み合わせの接続バスに接続された記憶装置Ｍ
ｉ(Xi,Yi) を接続バスの昇順に当該パリティグループに
割り当てる。すなわち、次の記憶装置割り当て候補はＭ
(161,172) となる。また、このときの接続バス競合情報
は、図１６に例示される接続バス競合情報テーブル６１
９のようになる。さらに、次の記憶装置割り当て候補
は、割り当て記憶装置数６２０がもっとも少ない組み合
わせの接続バスに接続された記憶装置を昇順に選択し
て、Ｍ(162,173) となる。このとき、図１７に例示され
るように接続バス競合情報テーブル６２１で、バス１６
２、バス１７３の割り当て記憶装置数６２２はそれぞれ
１から２へカウントアップされる（操作６２３）。

【００３８】上述のような本実施の形態の方法でパリテ
ィグループに記憶装置１８０を割り当てることにより、
パリティグループ内に属する複数の記憶装置１８０が、
当該パリティグループ内の他の記憶装置１８０とは異な
るバス１６１〜１６５、バス１７１〜１７５に可能な限
り排他的に接続されるようにすることで、第１チャネル
制御部１６０、第２チャネル制御部１７０を効率よく使
用し、パリティグループへのアクセス要求に対してなる
べく多くの記憶装置１８０への並列的な入出力処理を実
現することが可能となる。

【００３９】次に、パリティグループの設定が終了し、
アレイ記憶装置１１０が動作しているときの記憶装置１
８０への実際のアクセス経路の確保について説明する。
このアクセス経路の確保は、例えば、図１９のチャネル
使用状況管理テーブル８００と図２０のチャネル−記憶
装置対応テーブル９００にて行う。パリティグループに
対してアクセス要求が生じた場合は当該記憶装置１８０
について、チャネル−記憶装置対応テーブル９００にて
接続バス／チャネル番号を調べる。その後、チャネル使
用状況管理テーブル８００にてチャネル／バスの使用状
況を調べ、複数の空いているバスを選択してアクセスを
行う。このとき、空きバスがないときは資源待ちとなる
が、同じパリティグループ内でのバス確保競合の発生を
抑えることができる。

【００４０】また、特定の記憶装置１８０の障害が発生
し、接続した両方のバスが使用できなくなった場合は、
主制御部１３１でその記憶装置に接続されているバスの
番号を判定し、当該バスからのアクセスを抑止するため
のフラグを立てる。たとえば、図２１に示した例のよう
に、特定の記憶装置１００１に障害が発生した場合、第
１チャネル制御部１６０からバス１６２を使用不可と
し、第２チャネル制御部１７０からバス１７２を使用不
可とし、障害の記憶装置１００１を迂回するように制御
し他の記憶装置へのアクセス経路を確保することができ
る。例えば記憶装置１００２に対しては第１チャネル制
御部１６０からバス１６３が使用可能であり、記憶装置
１００３に対しては第２チャネル制御部１７０からバス
１７３が使用可能となる。さらに、障害の記憶装置１０
０１を含んだパリティグループは縮退状態となるものの
閉塞状態にはならないので、パリティグループへのアク
セスは可能であり、システムの継続使用が可能となる。
上記の処理指示は本アレイ記憶装置の使用者により操作
パネル１９０から操作可能である。

【００４１】次に、本実施の形態において、すでに定義
済のパリティグループの変更および追加等を実施する場
合の一例について説明する。あらたにパリティ用記憶装
置とデータ用記憶装置のまとまりであるパリティグルー
プを追加するときには、図１０に一例を示したパリティ
グループ初期設定テーブル５００にあらたに追加するパ
リティグループを設定し、図１１および図１２に示した
記憶装置１８０へのパリティグループの割り当て処理を
起動する。そして、パリティグループ初期設定テーブル
５００と、パリティグループ割り当てテーブル７００を
不揮発メモリ１３４に登録する。ここで、パリティグル
ープ割り当てテーブル７００に基づいて記憶装置１８０
へのパリティグループの再割当を実行するために、記憶
装置１８０間で適宜にデータコピーを実行し、既に存在
していたパリティグループのデータを保証する。上記の
処理指示はユーザにより操作パネル１９０から操作可能
である。

【００４２】以上説明したように、本実施の形態のアレ
イ記憶装置およびその制御方法によれば、マトリックス
状に配列された複数の記憶装置に、複数のデータ領域お
よび当該データ領域から生成された冗長データ領域を複
数の記憶装置に分散して格納するＲＡＩＤを実現する場
合において、任意のパリティグループに含まれ、二つの
インタフェースポート１８０ａおよび１８０ｂを備えた
記憶装置１８０が、列方向のバス１６１〜１６５および
行方向のバス１７１〜１７５に対して可能な限り互いに
排他的に接続されるようにしたので、任意のパリティグ
ループへの入出力要求発生時に、当該パリティグループ
を構成する複数の記憶装置１８０に同時に並列的なアク
セスが可能になり、処理の高速化を実現することができ
る。

【００４３】また、データ転送回路１４０と個々の記憶
装置１８０との間におけるデータ転送経路が、複数の第
１チャネル制御部１６０および第２チャネル制御部１７
０、さらには列方向の複数のバス１６１〜１６５、行方
向のバス１７１〜１７５にて多重に確保されているの
で、第１チャネル制御部１６０、第２チャネル制御部１
７０、バス１６１〜１６５、バス１７１〜１７５等にお
ける障害の発生等に際して、各記憶装置１８０にアクセ
ス不能になる確率が減少し、データ転送経路等における
障害発生時のシステムの信頼性を高めることができる。

【００４４】また、パリティグループ割り当てテーブル
７００等を不揮発メモリ１３４に設定し、操作パネル１
９０等を介して当該パリティグループ割り当てテーブル
７００等を変更することにより、記憶装置１８０の台数
や、パリティグループ数の増減等に応じて、ユーザが、
容易かつ柔軟にパリティグループの割り当て状態を変更
することができ、ＲＡＩＤシステムの多様な管理および
運用を実現することができる。

【００４５】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００４６】たとえば、上述の実施の形態の説明では、
一例として、２次元のマトリックス状に論理的に複数の
記憶装置を配置した構成について説明したが、各々がＮ
個（Ｎは３以上の自然数）の入出力ポートを備えた複数
の記憶装置を、Ｎ次元以上のマトリックス状に論理的に
配置した場合において、各パリティグループ内の複数の
記憶装置の各々の各入出力ポートが、可能な限り、互い
に排他的に異なるバスに接続される構成とすることも本
発明に含まれる。

【００４７】

【発明の効果】本発明のアレイ記憶装置によれば、高い
信頼性とデータアクセス性能が要求されるアレイ記憶装
置において、記憶装置を接続するバスの障害に対する高
い信頼性を保持しつつ、パリティグループへのアクセス
性能を向上させることができる、という効果が得られ
る。

【００４８】また、本発明のアレイ記憶装置によれば、
高い耐故障性能およびアクセス性能を維持しつつ、パリ
ティグループや装置構成の柔軟な変更を容易に実現する
ことができる、という効果が得られる。

【００４９】また、本発明のアレイ記憶装置の制御方法
によれば、高い信頼性とデータアクセス性能が要求され
るアレイ記憶装置において、記憶装置を接続するバスの
障害に対する高い信頼性を保持しつつ、パリティグルー
プへのアクセス性能を向上させることができる、という
効果が得られる。

【００５０】また、本発明のアレイ記憶装置の制御方法
によれば、高い耐故障性能およびアクセス性能を維持し
つつ、パリティグループや装置構成の柔軟な変更を容易
に実現することができる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のアレイ記憶装置および
その制御方法が適用される情報処理システムの全体構成
の一例を示した概念図である。

【図２】本発明の一実施の形態のアレイ記憶装置および
その制御方法において、記憶装置の接続個数に基づいて
記憶装置を配置する方式の一例を示す概念図である。

【図３】本発明の一実施の形態のアレイ記憶装置および
その制御方法における記憶装置の配置方法の評価の一例
を示す概念図である。

【図４】本発明の一実施の形態のアレイ記憶装置および
その制御方法における記憶装置接続方法の一例を示す概
念図である。

【図５】アレイ装置における複数の記憶装置のパリティ
グループへの割り当て例を示す概念図である。

【図６】アレイ装置における複数の記憶装置のパリティ
グループへの割り当て例を示す概念図である。

【図７】本発明の一実施の形態のアレイ記憶装置および
その制御方法における複数の記憶装置のパリティグルー
プへの割り当て例を示す概念図である。

【図８】図５〜図７に例示された複数の記憶装置のパリ
ティグループへの割り当て例における、パリティグルー
プ別接続バス比較例を示す説明図である。

【図９】本発明の一実施の形態のアレイ記憶装置および
その制御方法におけるパリティグループの初期設定方法
の一例を説明するフローチャートである。

【図１０】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法におけるパリティグループの初期設定テ
ーブルの一例を示す説明図である。

【図１１】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法におけるパリティグループを構成する記
憶装置の配置の決定方法の一例を示すフローチャートで
ある。

【図１２】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法におけるパリティグループを構成する記
憶装置の配置の決定方法の一例を示すフローチャートで
ある。

【図１３】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法にて用いられる接続バス競合情報テーブ
ルの一例を示す説明図である。

【図１４】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法におけるパリティグループへの記憶装置
の割り当て例を示す概念図である。

【図１５】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法にて用いられる接続バス競合情報テーブ
ルの一例を示す説明図である。

【図１６】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法にて用いられる接続バス競合情報テーブ
ルの一例を示す説明図である。

【図１７】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法にて用いられる接続バス競合情報テーブ
ルの一例を示す説明図である。

【図１８】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法にて用いられるパリティグループ割り当
てテーブルの一例を示す説明図である。

【図１９】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法にて用いられるチャネル使用状況管理テ
ーブルの一例を示す説明図である。

【図２０】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法にて用いられるチャネル−記憶装置対応
テーブルの一例を示す説明図である。

【図２１】本発明の一実施の形態のアレイ記憶装置およ
びその制御方法における障害発生時の作用の一例を示す
概念図である。

【符号の説明】

１００…上位装置、１１０…アレイ記憶装置、１２０…
ホストインタフェース、１３０…制御部、１３１…主制
御部、１３２…システム構成制御部（システム構成制御
手段）、１３３…メモリ部、１３４…不揮発メモリ、１
４０…データ転送回路、１５０…バッファメモリ、１６
０…第１チャネル制御部（入出力制御部）、１６１〜１
６５…バス、１７０…第２チャネル制御部（入出力制御
部）、１７１〜１７５…バス、１８０…記憶装置、１８
０ａ…インタフェースポート、１８０ｂ…インタフェー
スポート、１９０…操作パネル、２００…記憶装置配置
方法、２０１〜２０９…記憶装置接続領域、２１０…記
憶装置配置方法の評価、２１１〜２１３…記憶装置、２
１４…記憶装置配置方法の評価、２１５〜２１７…記憶
装置、２１８…記憶装置配置方法の評価、２１９〜２２
１…記憶装置、２２２…記憶装置配置方法の評価、２２
３〜２２５…記憶装置、２２６…記憶装置接続例、３０
０…パリティグループ割り当て例、３０１…ＲＡＩＤ定
義例、３０２…グループ内領域割り当て例、３０３，３
０４…パリティグループ、３０５〜３１２…記憶装置、
３１３…パリティグループ割り当て例、３１４，３１５
…パリティグループ、３１６〜３２３…記憶装置、３２
４…パリティグループ割り当て例、３２５，３２６…パ
リティグループ、３２７〜３３４…記憶装置、３３５…
パリティグループ別接続バス比較例、５００…パリティ
グループ初期設定テーブル（システム構成制御手段）、
５０１…パリティグループ、５０２…ＲＡＩＤレベル、
５０３…グループ内記憶装置数、６１３…接続バス競合
情報テーブル（システム構成制御手段）、６１４…割り
当て記憶装置数、６１７…接続バス競合情報テーブル、
６１８…割り当て記憶装置数、６１９…接続バス競合情
報テーブル、６２０…割り当て記憶装置数、６２１…接
続バス競合情報テーブル、６２２…割り当て記憶装置
数、７００…パリティグループ割り当てテーブル、７０
１…記憶装置番号、８００…チャネル使用状況管理テー
ブル（システム構成制御手段）、９００…チャネル−記
憶装置対応テーブル（システム構成制御手段）、１００
１…バス障害時にアクセス不能な記憶装置、１００２…
バス障害時にアクセス可能な記憶装置、１００３…バス
障害時にアクセス可能な記憶装置。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各々が複数の入出力ポートを備えた複数
   の記憶装置と、 少なくとも一つの前記記憶装置の複数の前記入出力ポー
   トの各々に接続される複数のバスと、 複数の前記バスが、当該バスが接続される前記記憶装置
   の前記入出力ポート毎に接続され、接続された前記バス
   を介して前記記憶装置に対して並列的な入出力処理を実
   行する複数の入出力制御部と、 複数のデータブロックおよび当該データブロックから生
   成される冗長データブロックが分散して格納され、論理
   的なパリティグループを構成する複数の前記記憶装置の
   個々の前記入出力ポートが、可能な限り、複数の前記バ
   スに対して互いに排他的に接続されるように前記パリテ
   ィグループを複数の前記記憶装置に論理的に割り当てる
   システム構成制御手段と、 を備えたことを特徴とするアレイ記憶装置。
2. 【請求項２】 請求項１記載のアレイ記憶装置におい
   て、 前記システム構成制御手段は、前記記憶装置の数量の増
   減および前記パリティグループの設定変更要求の少なく
   とも一方に応じて、前記パリティグループに属する前記
   記憶装置の組み合わせを論理的に任意に変更する機能を
   備えたことを特徴とするアレイ記憶装置。
3. 【請求項３】 各々が複数の入出力ポートを備えた複数
   の記憶装置と、 少なくとも一つの前記記憶装置の複数の前記入出力ポー
   トの各々に接続される複数のバスと、 複数の前記バスが、当該バスが接続される前記記憶装置
   の前記入出力ポート毎に接続され、接続された前記バス
   を介して前記記憶装置に対して並列的な入出力処理を実
   行する複数の入出力制御部と、 を含むアレイ装置の制御方法であって、 複数のデータブロックおよび当該データブロックから生
   成される冗長データブロックが分散して格納される複数
   の前記記憶装置によって論理的なパリティグループを構
   成するとき、前記パリティグループに含まれる個々の前
   記記憶装置の個々の前記入出力ポートが、可能な限り、
   複数の前記バスに対して互いに排他的に接続されるよう
   に前記パリティグループを構成する複数の前記記憶装置
   を選択することを特徴とするアレイ記憶装置の制御方
   法。