JPS61128669A - 原稿読み取り装置 - Google Patents
原稿読み取り装置Info
- Publication number
- JPS61128669A JPS61128669A JP59249850A JP24985084A JPS61128669A JP S61128669 A JPS61128669 A JP S61128669A JP 59249850 A JP59249850 A JP 59249850A JP 24985084 A JP24985084 A JP 24985084A JP S61128669 A JPS61128669 A JP S61128669A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- wiring
- output
- gate
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、原稿読み取り装置に関し、特に密着型イメー
ジセンサ（おける読み取り出力の特性を巻伺止させるた
めの構造に関する。
ジセンサ（おける読み取り出力の特性を巻伺止させるた
めの構造に関する。
一般に密着型イメージセンサは、Ｋ３図の基本構造およ
び第４図の断面図に示すように、基板１０上に配列され
た多数個の下部電極１１と透光性の上 ゛部電極１２
とによって、水素化アモルファスシリコン層からなる光
導電体層１３を挟んだ構造の受光素子りからなるセンサ
部Ｓｅとアンプ等を含むチップからなる駆動回路部りと
が、夫々所定の部分に形成されたポンディングパッドＳ
Ｂ１乃至ＳＢｎおよびＢ、乃至Ｂｎとの間に張架される
ボンディングワイヤＷによって接続されている。
び第４図の断面図に示すように、基板１０上に配列され
た多数個の下部電極１１と透光性の上 ゛部電極１２
とによって、水素化アモルファスシリコン層からなる光
導電体層１３を挟んだ構造の受光素子りからなるセンサ
部Ｓｅとアンプ等を含むチップからなる駆動回路部りと
が、夫々所定の部分に形成されたポンディングパッドＳ
Ｂ１乃至ＳＢｎおよびＢ、乃至Ｂｎとの間に張架される
ボンディングワイヤＷによって接続されている。
そして、通常第５図の等何回路に示すようにｎ個の受光
素子（フォトダイオード）Ｌｌ・−・Ｌｎ毎に複数のＩ
Ｃブロック２０，３０．・・・に分割して形成されてい
る。この各ＩＣブロックは同一構成であるので、ここで
はＩＣブロック加についてのみ説明する。
素子（フォトダイオード）Ｌｌ・−・Ｌｎ毎に複数のＩ
Ｃブロック２０，３０．・・・に分割して形成されてい
る。この各ＩＣブロックは同一構成であるので、ここで
はＩＣブロック加についてのみ説明する。
まず、原稿像が各受光素子り、乃至Ｌｎ上に結像される
と、光強度に対応した光電流がフォトダイオードＰＤ、
乃至ＰＤｎに流れ、各信号電荷蓄積容量ＣＩ乃至Ｃｎ（
フォトダイオードの容量及び配線容量増幅器入力容量の
合成容量）に信号電荷が蓄積される。このとき、各受光
素子り、乃至Ｌｎの信号電荷を放電させることなく保持
することができるように構成された増幅器Ａ、乃至Ａｎ
の出力電圧は、容量Ｃ８乃至Ｃｎに蓄積された信号電荷
忙対応した大きさになっている。そしてスイッチング回
訃Ｓ０をオンにすると共に、スイッチング回路Ｓ１１乃
至Ｓｉｎを順次オンにして各増幅器Ａ１乃至Ａｎの出力
電圧すなわち各容量Ｃ１乃至Ｃｎの信号電荷に対応する
大きさの電圧を信号出力線１５を介して出力する。
と、光強度に対応した光電流がフォトダイオードＰＤ、
乃至ＰＤｎに流れ、各信号電荷蓄積容量ＣＩ乃至Ｃｎ（
フォトダイオードの容量及び配線容量増幅器入力容量の
合成容量）に信号電荷が蓄積される。このとき、各受光
素子り、乃至Ｌｎの信号電荷を放電させることなく保持
することができるように構成された増幅器Ａ、乃至Ａｎ
の出力電圧は、容量Ｃ８乃至Ｃｎに蓄積された信号電荷
忙対応した大きさになっている。そしてスイッチング回
訃Ｓ０をオンにすると共に、スイッチング回路Ｓ１１乃
至Ｓｉｎを順次オンにして各増幅器Ａ１乃至Ａｎの出力
電圧すなわち各容量Ｃ１乃至Ｃｎの信号電荷に対応する
大きさの電圧を信号出力線１５を介して出力する。
さらにスイッチング回路８１１乃至Ｓｌｎのスイッチン
グ走査より適宜の時間だけ遅延させて、スイッチング回
路Ｓ、□乃至ｓｘｎのスイッチング走査を開始し、各信
号電荷蓄積容量Ｃ８乃至Ｃｎの信号電荷を放電して受光
素子り、乃至Ｌｎをリセットするようになっている。
グ走査より適宜の時間だけ遅延させて、スイッチング回
路Ｓ、□乃至ｓｘｎのスイッチング走査を開始し、各信
号電荷蓄積容量Ｃ８乃至Ｃｎの信号電荷を放電して受光
素子り、乃至Ｌｎをリセットするようになっている。
すなわち、１つの受光素子に着目してみると、第６図に
示すように、受光素子ＬＫより発生した光電流は容量Ｃ
（蓄積され、この容量Ｃの上端の電位を増幅密入によっ
て高入力インピーダンスで検出し、その電位をシフトレ
ジスタ１６によりてオンになったアナログスイッチＳｉ
を通して出力する。その後スイッチＳ２をオンにして容
量Ｃの信号電荷を放電して配線１７を接地レベルにし、
受光素子りをリセットする。また原稿の読み取り時には
、スイッチＳ、をオフにして再び容量Ｃに電荷の蓄積が
開始される。
示すように、受光素子ＬＫより発生した光電流は容量Ｃ
（蓄積され、この容量Ｃの上端の電位を増幅密入によっ
て高入力インピーダンスで検出し、その電位をシフトレ
ジスタ１６によりてオンになったアナログスイッチＳｉ
を通して出力する。その後スイッチＳ２をオンにして容
量Ｃの信号電荷を放電して配線１７を接地レベルにし、
受光素子りをリセットする。また原稿の読み取り時には
、スイッチＳ、をオフにして再び容量Ｃに電荷の蓄積が
開始される。
上記の原稿読み取り装置の等価回路によって得られる出
力信号を第７図に示す。Ｅはシフトレジスタ１６のクロ
ック信号で信号の立上りでシフトしている。Ｆは出力信
号で、この出力信号Ｆはクロック信号Ｅに対応してスイ
ッチング回路が動作し、第１．第２．第３ビツトの受光
素子から信号出力線１５に得られる出力である。この出
力信号Ｆで実線は光照射の場合の出力であり、一点鎖線
は各ビットごとに光照射時の出力極性とは逆に変動して
暗時に発生する出力である。
力信号を第７図に示す。Ｅはシフトレジスタ１６のクロ
ック信号で信号の立上りでシフトしている。Ｆは出力信
号で、この出力信号Ｆはクロック信号Ｅに対応してスイ
ッチング回路が動作し、第１．第２．第３ビツトの受光
素子から信号出力線１５に得られる出力である。この出
力信号Ｆで実線は光照射の場合の出力であり、一点鎖線
は各ビットごとに光照射時の出力極性とは逆に変動して
暗時に発生する出力である。
上記暗時による出力の発生原因を第６図で説明、すると
、まず光照射によって受光素子りに光電流ＩＰが発生す
ると、一定時間を経過後に容量Ｃに蓄積される電荷Ｑｐ
はＱｐ＝Ｉｐｔとなり、信号配線１７の電圧ｖＰは信号
電荷蓄積容量Ｃの容量をＣｃとするとＶｐ＝Ｑｐ／Ｃｃ
となる。したがって、光照射のない暗の場合、蓄積電荷
Ｑ ｐ ” Ｏであるため信号配線１７の電圧もＶｐ＝
Ｑとなるはずである。
、まず光照射によって受光素子りに光電流ＩＰが発生す
ると、一定時間を経過後に容量Ｃに蓄積される電荷Ｑｐ
はＱｐ＝Ｉｐｔとなり、信号配線１７の電圧ｖＰは信号
電荷蓄積容量Ｃの容量をＣｃとするとＶｐ＝Ｑｐ／Ｃｃ
となる。したがって、光照射のない暗の場合、蓄積電荷
Ｑ ｐ ” Ｏであるため信号配線１７の電圧もＶｐ＝
Ｑとなるはずである。
しかし実際には電荷蓄積をスタートする直前にスイッチ
Ｓ、をオフにし、信号配線１７を接地レベルにおとし、
その後スイッチＳ、をオンにするのでその際ゲートパル
スの立上がりＫよりスイッチＳ２のゲート、ドレイン間
の容量１９を通して漏れ電荷ΔＱが信号配線１７に流れ
込んでしまう。例えば、スイッチＳ、にＰチャネルＭＯ
ＳＦＥＴを用いると、信号配線１７には正の電荷が流れ
込み、この結果暗時にはゼロレベルより正の方向に出力
信号が発生することとなる。
Ｓ、をオフにし、信号配線１７を接地レベルにおとし、
その後スイッチＳ、をオンにするのでその際ゲートパル
スの立上がりＫよりスイッチＳ２のゲート、ドレイン間
の容量１９を通して漏れ電荷ΔＱが信号配線１７に流れ
込んでしまう。例えば、スイッチＳ、にＰチャネルＭＯ
ＳＦＥＴを用いると、信号配線１７には正の電荷が流れ
込み、この結果暗時にはゼロレベルより正の方向に出力
信号が発生することとなる。
このような漏れ電荷による出力は、暗時にセロレベルに
ならずに光照射時の出力電圧の極性とは逆に、各ビット
について変動くよるばらつきを起こしていた。よってこ
の出力レベルのばらつきは、信号のＳ／Ｎ比を劣化させ
、また基準レベルが各ビットに対して変動することとな
るので出力信号から原稿の濃度レベルを検出する際、検
出性能（大きく影響するという問題点があった。
ならずに光照射時の出力電圧の極性とは逆に、各ビット
について変動くよるばらつきを起こしていた。よってこ
の出力レベルのばらつきは、信号のＳ／Ｎ比を劣化させ
、また基準レベルが各ビットに対して変動することとな
るので出力信号から原稿の濃度レベルを検出する際、検
出性能（大きく影響するという問題点があった。
本発明は上記問題点に鑑みなされたもので、暗時のスイ
ッチング回路による漏れ電荷の出力をゼロレベルにして
各ピッ）Ｋ対するばらつきをなくし、原稿の濃度レベル
を均一に検出することを目的とする。
ッチング回路による漏れ電荷の出力をゼロレベルにして
各ピッ）Ｋ対するばらつきをなくし、原稿の濃度レベル
を均一に検出することを目的とする。
本発明は、リセット用のスイッチング回路としてＣＭＯ
Ｓスイッチを用いることを特徴とする。
Ｓスイッチを用いることを特徴とする。
したがって、信号電荷蓄積容量に蓄積された電荷を放電
しリセットする場合、ＣＭＯＳスイッチをオンにすると
漏れ電荷が互いに相殺しあい、暗時の信号配線に存在す
る出力レベルがゼロレベルとなるようにしている。
しリセットする場合、ＣＭＯＳスイッチをオンにすると
漏れ電荷が互いに相殺しあい、暗時の信号配線に存在す
る出力レベルがゼロレベルとなるようにしている。
本発明の実施例を第１図乃至第２図により詳細に説明す
る。
る。
第１図は、本発明の原稿読み取り装置の１つの受光素子
に対す−る信号の検出構成を説明するための等価回路で
ある。スイッチング回路Ｓ、は、ＮチャネルＭＯ８ＦＢ
Ｔ２１とＰチャネルＭＯＳＦＥＴ２２とを並列に接続し
、さらに両ゲート乙、２４に印加されるシフトレジスタ
１６からのパルスが逆極性になるようにインバータ５を
接続する。
に対す−る信号の検出構成を説明するための等価回路で
ある。スイッチング回路Ｓ、は、ＮチャネルＭＯ８ＦＢ
Ｔ２１とＰチャネルＭＯＳＦＥＴ２２とを並列に接続し
、さらに両ゲート乙、２４に印加されるシフトレジスタ
１６からのパルスが逆極性になるようにインバータ５を
接続する。
よって両ＭＯＳＦＥＴ２１．２２をオンにして容量Ｃの
信号電荷を放電し、配線１７を接地レベルにして受光素
子りをリセットする。その際、両ＭＯＳＦＥＴ２１．２
２をオンにするために、例えばＮチャネルＭＯＳＦＥＴ
２１のゲートｎへ各ビットごとに一５Ｖ→５ｖ→−５ｖ
の電圧パルスをシフトレジスタ１６から印加し、Ｐチャ
ネルＭＯ８ＦＢＴ２２のゲート２４へは５■→−５■→
５ｖの電圧を印加する。この時前記ＰチャネルＭＯＳＦ
ＥＴ２１からは、ゲートドレイン容量ごを通してΔＱの
電荷が配線１７に流れこみ、前記ＮチャネルＭＯＳＦＥ
Ｔ２１には、ゲートドレイン容量部を通してΔＱの電荷
が配線１７から流れ出る。この結果、スイッチング回路
Ｓ！がオンになると配線１７に存在する電荷はゼロとな
る。
信号電荷を放電し、配線１７を接地レベルにして受光素
子りをリセットする。その際、両ＭＯＳＦＥＴ２１．２
２をオンにするために、例えばＮチャネルＭＯＳＦＥＴ
２１のゲートｎへ各ビットごとに一５Ｖ→５ｖ→−５ｖ
の電圧パルスをシフトレジスタ１６から印加し、Ｐチャ
ネルＭＯ８ＦＢＴ２２のゲート２４へは５■→−５■→
５ｖの電圧を印加する。この時前記ＰチャネルＭＯＳＦ
ＥＴ２１からは、ゲートドレイン容量ごを通してΔＱの
電荷が配線１７に流れこみ、前記ＮチャネルＭＯＳＦＥ
Ｔ２１には、ゲートドレイン容量部を通してΔＱの電荷
が配線１７から流れ出る。この結果、スイッチング回路
Ｓ！がオンになると配線１７に存在する電荷はゼロとな
る。
したがって、第２図に示す出力信号Ｆのように、クロッ
ク信号Ｅに対応して各ビットごとに得られる暗時の出力
（一点鎖線）は、光照射時の出力（実線）の逆に変動せ
ずに常にゼロレベルとなって均一状態になる。
ク信号Ｅに対応して各ビットごとに得られる暗時の出力
（一点鎖線）は、光照射時の出力（実線）の逆に変動せ
ずに常にゼロレベルとなって均一状態になる。
以上のように本発明は、リセット用のスイッチング回路
として０ＭＯＳＦＥＴのＮチャネル及びＰチャネルＭＯ
ＳＦＥＴの両ゲートに印加される電位が逆極性になるよ
う並設したので、暗時の出力が常にゼロレベルとなり、
信号の８７Ｎ比を向上させ、さらに原稿の濃度レベルを
均一に検出することができる等の効果を奏する。
として０ＭＯＳＦＥＴのＮチャネル及びＰチャネルＭＯ
ＳＦＥＴの両ゲートに印加される電位が逆極性になるよ
う並設したので、暗時の出力が常にゼロレベルとなり、
信号の８７Ｎ比を向上させ、さらに原稿の濃度レベルを
均一に検出することができる等の効果を奏する。
第１図は本発明に詔ける原稿読み取り装置の１つの受光
素子に対する信号検出過程を示すための等価回路図、第
２図は同原稿読み取り装置のクロック信号に対応する出
力信号を示す図、第３図は原稿読み取り装置の基本構成
図、８４図は第３図のＡ−Ａ線断面図、第５図は第３図
の原稿読み取り装置の等価回路を示す図、第６図は同原
稿読み取り装置の１つの受光素子に対する信号検出過程
を示すための等価回路図、第７図は同原稿読み取り装置
のクロック信号に対応する出力信号を示す図である。 １０・・・基板、２１・・・ＮチャネルＭＯＳＦＥＴ、
２２・・・ＰチャネルＭＯＳＦＥＴ、る、２４・・・ゲ
ート、５・・・インバータ、１９ 、２６ 、２７・・
・ゲートドレイン容量、Ｌ 、 Ｌ、 −−−−Ｌｎ・
・・受光素子、Ｓ＋ ＋ Ｓｓｌ” Ｓｔｎ・・・スイ
ッチング回路、Ｓｔ ＋ Ｓｘｓ・・・・Ｓｉｎ・・・
リセット用スイッチング回路、Ｃ、Ｃ，・・・・Ｃｎ
・・・信号電荷蓄積容量、Ａ、Ａ１・・・・Ａｎ ・・
増幅器。 第１図 第２図 第３図
素子に対する信号検出過程を示すための等価回路図、第
２図は同原稿読み取り装置のクロック信号に対応する出
力信号を示す図、第３図は原稿読み取り装置の基本構成
図、８４図は第３図のＡ−Ａ線断面図、第５図は第３図
の原稿読み取り装置の等価回路を示す図、第６図は同原
稿読み取り装置の１つの受光素子に対する信号検出過程
を示すための等価回路図、第７図は同原稿読み取り装置
のクロック信号に対応する出力信号を示す図である。 １０・・・基板、２１・・・ＮチャネルＭＯＳＦＥＴ、
２２・・・ＰチャネルＭＯＳＦＥＴ、る、２４・・・ゲ
ート、５・・・インバータ、１９ 、２６ 、２７・・
・ゲートドレイン容量、Ｌ 、 Ｌ、 −−−−Ｌｎ・
・・受光素子、Ｓ＋ ＋ Ｓｓｌ” Ｓｔｎ・・・スイ
ッチング回路、Ｓｔ ＋ Ｓｘｓ・・・・Ｓｉｎ・・・
リセット用スイッチング回路、Ｃ、Ｃ，・・・・Ｃｎ
・・・信号電荷蓄積容量、Ａ、Ａ１・・・・Ａｎ ・・
増幅器。 第１図 第２図 第３図
Claims (1)
- 基板上に複数個の受光素子を並設するとともに、各受
光素子に対して１対１でアンプを接続し、各受光素子に
より蓄積された電荷を検出する原稿読み取り装置におい
て、前記蓄積電荷を放電しリセットするためにＣＭＯＳ
スイッチを用い、該ＣＭＯＳスイッチのＮチャネルＭＯ
ＳＦＥＴとＰチャネルＭＯＳＦＥＴのゲート電圧を逆極
性になるよう制御し、該ＣＭＯＳスイッチからのもれ電
荷を小さくしたことを特徴とする原稿読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59249850A JPS61128669A (ja) | 1984-11-27 | 1984-11-27 | 原稿読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59249850A JPS61128669A (ja) | 1984-11-27 | 1984-11-27 | 原稿読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61128669A true JPS61128669A (ja) | 1986-06-16 |
Family
ID=17199110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59249850A Pending JPS61128669A (ja) | 1984-11-27 | 1984-11-27 | 原稿読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128669A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236568A (ja) * | 1988-07-27 | 1990-02-06 | Fuji Xerox Co Ltd | 半導体装置及びこれを用いたイメージセンサの駆動装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035869A (ja) * | 1983-08-09 | 1985-02-23 | Toshiba Corp | イメ−ジセンサ |
-
1984
- 1984-11-27 JP JP59249850A patent/JPS61128669A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035869A (ja) * | 1983-08-09 | 1985-02-23 | Toshiba Corp | イメ−ジセンサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236568A (ja) * | 1988-07-27 | 1990-02-06 | Fuji Xerox Co Ltd | 半導体装置及びこれを用いたイメージセンサの駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953297B2 (ja) | 受光素子およびその駆動方法 | |
| EP0168030B1 (en) | Contact type image sensor and driving method therefor | |
| JPS60232788A (ja) | 固体撮像装置 | |
| JPS62172857A (ja) | 光電式画像センサの読出し回路 | |
| JPS61128669A (ja) | 原稿読み取り装置 | |
| JP2004165386A (ja) | 画像読取装置および画像読取方法 | |
| US4862275A (en) | Readout of charge packets from area imager CCD using an inverter-chain shift register | |
| JPH0147051B2 (ja) | ||
| JPH0528023B2 (ja) | ||
| JPS63161683A (ja) | 光電変換装置 | |
| JPS5946424B2 (ja) | 電荷転送素子 | |
| JPH08139851A (ja) | イメージセンサ | |
| JP2939505B2 (ja) | 画像読取装置 | |
| JPH06105069A (ja) | 画像読取方法及びその装置 | |
| JP2001320038A (ja) | 光電変換装置 | |
| JPS62115769A (ja) | 一次元イメ−ジセンサ | |
| JP2556191B2 (ja) | 画像読取装置における積分器入力容量の設定方法及び画像読取装置 | |
| JPS59140766A (ja) | 原稿読取装置 | |
| JPH04196139A (ja) | 電荷転送装置 | |
| KR950011304B1 (ko) | 정보통신 단말기의 일체형 입출력장치 | |
| JPS6313280B2 (ja) | ||
| JPS6074816A (ja) | アナログスイツチ | |
| JPS60137165A (ja) | 固体撮像装置 | |
| JPH01283870A (ja) | 電荷転送装置 | |
| KR20020047432A (ko) | 광 감지소자 |