JPH0236568A - 半導体装置及びこれを用いたイメージセンサの駆動装置 - Google Patents
半導体装置及びこれを用いたイメージセンサの駆動装置Info
- Publication number
- JPH0236568A JPH0236568A JP63185538A JP18553888A JPH0236568A JP H0236568 A JPH0236568 A JP H0236568A JP 63185538 A JP63185538 A JP 63185538A JP 18553888 A JP18553888 A JP 18553888A JP H0236568 A JPH0236568 A JP H0236568A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- insulating layer
- electrode
- semiconductor
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000007599 discharging Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、微小電荷を検出するため使用される半導体装
置の構造、及びこの半導体装置を用いたイメージセンサ
の駆動装置に関する。
置の構造、及びこの半導体装置を用いたイメージセンサ
の駆動装置に関する。
(従来の技術)
イメージセンサは、原稿とほぼ同一幅の光電変換部をア
モルファスシリコン(a−3i)等で形成している。従
って、原稿に描かれた画像を読み取る際、原稿と光電変
換部とをほぼ密着して用いることができ、縮小光学系を
必要としない大面積デバイスとしての使用が可能となり
、読み取り装置の小形化が実現できる。
モルファスシリコン(a−3i)等で形成している。従
って、原稿に描かれた画像を読み取る際、原稿と光電変
換部とをほぼ密着して用いることができ、縮小光学系を
必要としない大面積デバイスとしての使用が可能となり
、読み取り装置の小形化が実現できる。
一般的な密着型イメージセンサの平面図を第4図に、そ
の断面図を第5図に示す。
の断面図を第5図に示す。
絶縁基板1上に配列して形成される複数個の光電変換素
子群11は、各光電変換素子毎に分割形成されたCr等
の金属材料からなる個別電極2と、各光電変換素子に共
通のITO等の透明導電膜からなる共通電極4とで水素
化アモルファスシリコン(a−3i : H) WX等
のアモルファス半導体3を挾んだサンドイッチ構造から
構成される。そして、各個別電極2の端部2aは、光電
変換素子の駆動を行なうICチップ5の近傍位置まで引
き出され、このICチップ5にボンディングワイヤ6を
介して接続されている。
子群11は、各光電変換素子毎に分割形成されたCr等
の金属材料からなる個別電極2と、各光電変換素子に共
通のITO等の透明導電膜からなる共通電極4とで水素
化アモルファスシリコン(a−3i : H) WX等
のアモルファス半導体3を挾んだサンドイッチ構造から
構成される。そして、各個別電極2の端部2aは、光電
変換素子の駆動を行なうICチップ5の近傍位置まで引
き出され、このICチップ5にボンディングワイヤ6を
介して接続されている。
光電変換素子は、8個/ m mの密度で形成した場合
、日本工業規格A列4番の原稿を読み取るためには17
92個必要とし、128個の光電素子を1ブロツクとし
て1つのICチップ5で駆動するようにしている。
、日本工業規格A列4番の原稿を読み取るためには17
92個必要とし、128個の光電素子を1ブロツクとし
て1つのICチップ5で駆動するようにしている。
1つのICチップ5で駆動される光電変換素子群の等価
回路は、第6図のようになる。
回路は、第6図のようになる。
すなわち、画@読取分解能に対応した多数の光電変換素
子L I + Lm +・・・Lnと、これらの各光電
変換素子に接続するコンデンサC,,C2,・・・Cn
と、各光電変換素子に接続するボルテージフォロワ型増
幅器21.22.2nと、各ボルテージフォロワ型増幅
器と出力線Tout間に接続するスイッチ素子31,3
2.・・・3nと、前記コンデンサC,,C,,・・・
Cnに接続するスイッチ素子41.42.・・・4nと
、スイッチ素子31,32゜・・・3nのオン、オフ制
御を行なうアンドゲート51.52.・・・5nと、ス
イッチ素子41.42・・・4nのオン、オフ制御を行
なうアンドゲート61.62.・・・6nと、アントゲ
−1−51,52・・・5n及びアンドゲート61,6
2.・・・6 nに順次パルス信号を出力するシフトレ
ジスタ70とから成る。
子L I + Lm +・・・Lnと、これらの各光電
変換素子に接続するコンデンサC,,C2,・・・Cn
と、各光電変換素子に接続するボルテージフォロワ型増
幅器21.22.2nと、各ボルテージフォロワ型増幅
器と出力線Tout間に接続するスイッチ素子31,3
2.・・・3nと、前記コンデンサC,,C,,・・・
Cnに接続するスイッチ素子41.42.・・・4nと
、スイッチ素子31,32゜・・・3nのオン、オフ制
御を行なうアンドゲート51.52.・・・5nと、ス
イッチ素子41.42・・・4nのオン、オフ制御を行
なうアンドゲート61.62.・・・6nと、アントゲ
−1−51,52・・・5n及びアンドゲート61,6
2.・・・6 nに順次パルス信号を出力するシフトレ
ジスタ70とから成る。
次に、この回路についての動作を説明する。
原稿像が光電変換素子り、上に結像されると、光強度に
対応した光電流がフォトダイオードPDに流れ、コンデ
ンサC1に光電変換信号の信号電荷が一時的に蓄積され
る。このとき、各光電変換素子り、の信号電荷を放電さ
せることなく保持することができるように構成された増
幅器21の出力電力は、コンデンサC5に蓄積された信
号電荷に対応した大きさになっている。
対応した光電流がフォトダイオードPDに流れ、コンデ
ンサC1に光電変換信号の信号電荷が一時的に蓄積され
る。このとき、各光電変換素子り、の信号電荷を放電さ
せることなく保持することができるように構成された増
幅器21の出力電力は、コンデンサC5に蓄積された信
号電荷に対応した大きさになっている。
一方、各発振器(図示せず)からのスタートパルス信号
601.タロツク信号602及びイネーブル信号603
に基づいて、シフトレジスタ7゜のQ、にパルス信号が
出力される。このパルス信号と電荷リセット信号604
とがともに「トr」レベルとなり、アンドゲート51の
アンド条件に基づきスイッチ素子31がオンする。スイ
ッチ素子31がオンすると、前記コンデンサC0に蓄積
された光電変換信号が出力線’routに抽出される。
601.タロツク信号602及びイネーブル信号603
に基づいて、シフトレジスタ7゜のQ、にパルス信号が
出力される。このパルス信号と電荷リセット信号604
とがともに「トr」レベルとなり、アンドゲート51の
アンド条件に基づきスイッチ素子31がオンする。スイ
ッチ素子31がオンすると、前記コンデンサC0に蓄積
された光電変換信号が出力線’routに抽出される。
スイッチ素子41は、シフトレジスタ70からのパルス
信号と、電荷リセット信号の反転信号とのアンド条件、
すなわちパルス信号がrH,レベル、電荷リセット信号
がrl、Jレベルとなったときオンし、コンデンサC4
の残留電荷を放出して電荷のリセットを行なう。
信号と、電荷リセット信号の反転信号とのアンド条件、
すなわちパルス信号がrH,レベル、電荷リセット信号
がrl、Jレベルとなったときオンし、コンデンサC4
の残留電荷を放出して電荷のリセットを行なう。
また、スイッチ素子80により、出力線Toutの電位
が上記光電変換信号に対応して引きさげられた後に、次
の光電変換素子り、の光電変換信号の抽出に備えるべく
、リセット電位VRに引き上げられる。
が上記光電変換信号に対応して引きさげられた後に、次
の光電変換素子り、の光電変換信号の抽出に備えるべく
、リセット電位VRに引き上げられる。
以上の動作が繰り返し行われて、スイッチ素子31.3
2.・・・3nのオン・オフによって充電変換信号が出
力線Toutに順次時系列的に抽出してる毎に、スイッ
チ素子41,42.・・・4nのオン・オフによってコ
ンデンサC,,C2,・・・Cnの残留電荷を放出して
電荷のリセットを行なうとともに、出力線Toutの電
位のリセットを行なっていた。
2.・・・3nのオン・オフによって充電変換信号が出
力線Toutに順次時系列的に抽出してる毎に、スイッ
チ素子41,42.・・・4nのオン・オフによってコ
ンデンサC,,C2,・・・Cnの残留電荷を放出して
電荷のリセットを行なうとともに、出力線Toutの電
位のリセットを行なっていた。
以上のような回路において、スイッチ素子41゜42、
・・・4nとしてCMOSスイッチを用い、スイッチン
グ時にノイズが発生ずるのを防いでいた。
・・・4nとしてCMOSスイッチを用い、スイッチン
グ時にノイズが発生ずるのを防いでいた。
すなわち、1つの充電変換素子に着目すると、第7図に
示すように、増幅器21の入力側には光電変換素子し、
と、コンデンサC3、シフトレジスタ70からの信号で
動作するC M OSからなるスイッチ素子41とがそ
れぞれ接続され、また増幅器21の出力側にはシフトレ
ジスタ70からの信号で動作するCMO3からなるスイ
ッチ素子31が接続され、スイッチ素子31の他端は出
力信号線Tautに接続されている。
示すように、増幅器21の入力側には光電変換素子し、
と、コンデンサC3、シフトレジスタ70からの信号で
動作するC M OSからなるスイッチ素子41とがそ
れぞれ接続され、また増幅器21の出力側にはシフトレ
ジスタ70からの信号で動作するCMO3からなるスイ
ッチ素子31が接続され、スイッチ素子31の他端は出
力信号線Tautに接続されている。
前記CMO3からなるスイッチ素子41は、Pチャンネ
ル側とNチャンネル側のオーバーラツプ容141a、4
1bが同じになるように設計している。すなわち、Pチ
ャンネルMO3形トランジスタ側の断面図を示すと第8
図のようになり、基板100上に選択拡散してドレイン
(ソース)電極101を形成し、互いの拡散層をオーバ
ーラツプして覆うようにゲート酸化膜102及びゲート
電!f1103を形成している。従って、コンデンサC
7の電荷をリセットするためのスイッチ素子41がON
からOFF状態になるとき、PチャンネルMOS@では
、ドレイン(又はソース)電極101とゲート電極10
3とのオーバーラツプ容量41aを通して入力ラインに
電荷ΔQが注入され、一方、NチャンネルMO3側では
、同様にオーバーラツプ容Ji41bを通して入力ライ
ンから電荷ΔQが流出される。この結果、スイッチ素子
41がONになると入力ラインに存在する電荷はゼロと
なる。
ル側とNチャンネル側のオーバーラツプ容141a、4
1bが同じになるように設計している。すなわち、Pチ
ャンネルMO3形トランジスタ側の断面図を示すと第8
図のようになり、基板100上に選択拡散してドレイン
(ソース)電極101を形成し、互いの拡散層をオーバ
ーラツプして覆うようにゲート酸化膜102及びゲート
電!f1103を形成している。従って、コンデンサC
7の電荷をリセットするためのスイッチ素子41がON
からOFF状態になるとき、PチャンネルMOS@では
、ドレイン(又はソース)電極101とゲート電極10
3とのオーバーラツプ容量41aを通して入力ラインに
電荷ΔQが注入され、一方、NチャンネルMO3側では
、同様にオーバーラツプ容Ji41bを通して入力ライ
ンから電荷ΔQが流出される。この結果、スイッチ素子
41がONになると入力ラインに存在する電荷はゼロと
なる。
(発明が解決しようとする課題)
しかしながら、CMO3のオーバーラツプ容量をPチャ
ンネル側とNチャンネル側とで同じに設計することはで
きても、実際のICチップにおいては必ずしも同じでな
い。これは、ICの製造工程でICにバラツキが生じる
ためである。
ンネル側とNチャンネル側とで同じに設計することはで
きても、実際のICチップにおいては必ずしも同じでな
い。これは、ICの製造工程でICにバラツキが生じる
ためである。
また、半導体基板に形成したドレイン(またはソース)
!極と半導体基板との間のリーク電流(第8図に示した
PチャンネルMO3形トランジスタでは、半導体基板か
らドレインまたはソース方向(矢印方向)に流れる。N
チャンネルMO3形トランジスタでは、極性が異なる)
が生じるため、単にオーバーラツプ容量を同じになるよ
うに設計しても、入力ラインに注入される電荷ΔQと入
力ラインから流出する電荷ΔQが同じにならず、入力ラ
インに電荷が存在してしまう、従って、Pチャンネル側
とNチャンネル側のオ、−バーラップ容量が同じになる
ように設計した0MOSからなるスイッチ素子41を用
いても、このスイッチ素子41でコンデンサC1の電荷
を放電するに際し、入力ラインに存在する電荷を完全に
ゼロにすることができず、各ビットの出力信号について
誤差が生じるという問題点があった。
!極と半導体基板との間のリーク電流(第8図に示した
PチャンネルMO3形トランジスタでは、半導体基板か
らドレインまたはソース方向(矢印方向)に流れる。N
チャンネルMO3形トランジスタでは、極性が異なる)
が生じるため、単にオーバーラツプ容量を同じになるよ
うに設計しても、入力ラインに注入される電荷ΔQと入
力ラインから流出する電荷ΔQが同じにならず、入力ラ
インに電荷が存在してしまう、従って、Pチャンネル側
とNチャンネル側のオ、−バーラップ容量が同じになる
ように設計した0MOSからなるスイッチ素子41を用
いても、このスイッチ素子41でコンデンサC1の電荷
を放電するに際し、入力ラインに存在する電荷を完全に
ゼロにすることができず、各ビットの出力信号について
誤差が生じるという問題点があった。
本発明は上記実情に鑑みてなされたもので、MOS形ト
ランジスタにおいてリーク電流が抑制できる半導体装置
、及びこの半導体装置を用いることにより、入力ライン
のリセット効果を改善することができるイメージセンサ
の駆動装置を提供することを目的とする。
ランジスタにおいてリーク電流が抑制できる半導体装置
、及びこの半導体装置を用いることにより、入力ライン
のリセット効果を改善することができるイメージセンサ
の駆動装置を提供することを目的とする。
(課題を解決するための手段)
上記従来例の問題点を解消するため請求項1記載の発明
は、M OS形トランジスタにおいて、このMO3形ト
ランジスタのドレインまたはソースの少なくとも一方と
、MO3形トランジスタが形成される基板との間に、絶
縁層を設けたことを特徴とする半導体装置である。
は、M OS形トランジスタにおいて、このMO3形ト
ランジスタのドレインまたはソースの少なくとも一方と
、MO3形トランジスタが形成される基板との間に、絶
縁層を設けたことを特徴とする半導体装置である。
また、請求項2記載の発明は、基板上に複数個の光電変
換素子を並設し、各光電変換素子に蓄積された電荷を順
次抽出するイメージセンサにおいて、次の構成を特徴と
するイメージセンサの駆動装置である。
換素子を並設し、各光電変換素子に蓄積された電荷を順
次抽出するイメージセンサにおいて、次の構成を特徴と
するイメージセンサの駆動装置である。
前記光電変換素子の残留電荷を放電するスイッチ素子と
して、請求項1記載の半導体装置を用いる。
して、請求項1記載の半導体装置を用いる。
(作用)−
請求項1記載の発明によれば、絶縁層を設けたので、半
導体基板に形成したドレイン(またはソース)電極と半
導体基板との間のリーク電流を抑制することができる。
導体基板に形成したドレイン(またはソース)電極と半
導体基板との間のリーク電流を抑制することができる。
請求項2記載の発明によれば、イメージセンサの駆動回
路で光電変換素子の残留電荷を放電するに際し、入力ラ
インに存在する電荷をゼロにすることができる。
路で光電変換素子の残留電荷を放電するに際し、入力ラ
インに存在する電荷をゼロにすることができる。
(実施例)
本発明の一実施例について図面を参照しながら説明する
。
。
第1図(a)乃至(d)は本発明の実施例のMOS形ト
ランジスタの構造を示したものであり、第8図と同一構
造をとる部分については同一符号を付している。
ランジスタの構造を示したものであり、第8図と同一構
造をとる部分については同一符号を付している。
第1図(a)は、従来より用いられてきたエンハンスメ
ント形のMO3形トランジスタのドレイン及びソース電
[#101の底面に対向する半導体基板100に、絶縁
層200を設けたものである。
ント形のMO3形トランジスタのドレイン及びソース電
[#101の底面に対向する半導体基板100に、絶縁
層200を設けたものである。
第1図(b)は、MO3形トランジスタのトレイン又は
ソースどちらか一方の底面に対向する半導体基板100
に、絶縁層200を配設したものである。
ソースどちらか一方の底面に対向する半導体基板100
に、絶縁層200を配設したものである。
絶縁層200は、ドレイン及びソース電極101の領域
に接するように形成され、例えば第1図(b)に示すよ
うに、絶縁層200の上面がトレイン及びソースt[1
01の界面に接するように形成されたり、または第1図
(c)に示すように、絶縁N200の上部がドレイン及
びソース電極101の領域内に形成されるようにする。
に接するように形成され、例えば第1図(b)に示すよ
うに、絶縁層200の上面がトレイン及びソースt[1
01の界面に接するように形成されたり、または第1図
(c)に示すように、絶縁N200の上部がドレイン及
びソース電極101の領域内に形成されるようにする。
第1図(d)は、更に、MOS形トランジスタのドレイ
ン及びソース101の周囲を囲むように、半導体基板1
00に絶縁体の壁体201を形成したものである。
ン及びソース101の周囲を囲むように、半導体基板1
00に絶縁体の壁体201を形成したものである。
第1図(a)乃至(d)における絶縁層200や絶縁体
の壁体201は、イオン注入法を用いることにより形成
する。すなわち、例えばStで形成された半導体基板1
00にドレイン及びソース電極101を形成する前若し
くは後に、イオン化された酸素や窒素に数1. OOk
e V〜数MeVのエネルギーを与え、これを加速し
て半導体基板100に注入する。注入箇所はフォトレジ
スト等のマスクによって制御する。また、注入の深さは
酸素や窒素に与えるエネルギーにより制御する。
の壁体201は、イオン注入法を用いることにより形成
する。すなわち、例えばStで形成された半導体基板1
00にドレイン及びソース電極101を形成する前若し
くは後に、イオン化された酸素や窒素に数1. OOk
e V〜数MeVのエネルギーを与え、これを加速し
て半導体基板100に注入する。注入箇所はフォトレジ
スト等のマスクによって制御する。また、注入の深さは
酸素や窒素に与えるエネルギーにより制御する。
定のエネルギーを与えたイオンを半導体基板100の真
上から注入すると、半導体基板100のある深さを中心
に上下にガウス分布する。その後熱処理を行うことによ
って、分布が少ない部分については結晶M 造が回復し
注入前の状態に戻り、第1図に示したように、ある一定
の深さの範囲においてS i O2やSi、N、等から
成る絶縁層200が半導体基板100内に形成される。
上から注入すると、半導体基板100のある深さを中心
に上下にガウス分布する。その後熱処理を行うことによ
って、分布が少ない部分については結晶M 造が回復し
注入前の状態に戻り、第1図に示したように、ある一定
の深さの範囲においてS i O2やSi、N、等から
成る絶縁層200が半導体基板100内に形成される。
絶縁層200の厚さは、数1000A程度である。そし
て、ゲート酸化pA102及びゲート電極103を形成
してMOS形ンジスタとする。
て、ゲート酸化pA102及びゲート電極103を形成
してMOS形ンジスタとする。
第2図は本発明の他の実施例を示すもので、半導体基板
100上の全面にSin、等を数1000A〜1μmの
厚さに着膜して絶縁NJ200を形成する。絶縁層20
0上にシリコンを着膜し、単結晶化してN型半導体層3
01を形成する。半導体層301を選択拡散してドレイ
ン(ソース)電極101を形成し、この半導体層301
上にゲト酸化v102及びゲート電極103を形成して
エンハンスメント形のMOS形トランジスタとしたもの
である。半導体層301は、アモルファスシリコン、ポ
リシリコン等によって構成してもよい 以上の実施例によれば、ドレイン(ソース)電極101
と半導体基板100との間に絶縁層200を介在さぜた
ので、この間に流れようとするリク電流を抑制すること
ができる。また、第1図(d)の実施例によれば、トレ
イン(ソース)電極101と半導体基板100との間を
絶縁層200及び壁体201によって遮断しなので、リ
ーク電流を生じさせない。
100上の全面にSin、等を数1000A〜1μmの
厚さに着膜して絶縁NJ200を形成する。絶縁層20
0上にシリコンを着膜し、単結晶化してN型半導体層3
01を形成する。半導体層301を選択拡散してドレイ
ン(ソース)電極101を形成し、この半導体層301
上にゲト酸化v102及びゲート電極103を形成して
エンハンスメント形のMOS形トランジスタとしたもの
である。半導体層301は、アモルファスシリコン、ポ
リシリコン等によって構成してもよい 以上の実施例によれば、ドレイン(ソース)電極101
と半導体基板100との間に絶縁層200を介在さぜた
ので、この間に流れようとするリク電流を抑制すること
ができる。また、第1図(d)の実施例によれば、トレ
イン(ソース)電極101と半導体基板100との間を
絶縁層200及び壁体201によって遮断しなので、リ
ーク電流を生じさせない。
第3図は本発明の他の実施例を示すもので、半導体基板
100上に絶縁層200を形成し、この絶縁層200上
にシリコンを着膜し、単結晶化してP型半導体層302
を形成する。半導体Ji2y302を選択拡散してドレ
イン(ソース) 電’I 101を形成し、この半導体
層302上にゲート酸化膜102及びゲートi&103
を形成してデプレッション形のM OS形トランジスタ
としたものである。デプレッション形のMOS形ンジス
タは、半導体層302内に形成される空乏層303によ
ってドレイン(まなはソース)電+5とソース(または
ドレイン)電極との間の導通状態を制御する。
100上に絶縁層200を形成し、この絶縁層200上
にシリコンを着膜し、単結晶化してP型半導体層302
を形成する。半導体Ji2y302を選択拡散してドレ
イン(ソース) 電’I 101を形成し、この半導体
層302上にゲート酸化膜102及びゲートi&103
を形成してデプレッション形のM OS形トランジスタ
としたものである。デプレッション形のMOS形ンジス
タは、半導体層302内に形成される空乏層303によ
ってドレイン(まなはソース)電+5とソース(または
ドレイン)電極との間の導通状態を制御する。
この空乏層303は、ゲート電・極103の電位によっ
て空乏領域を調節することによって形成される。
て空乏領域を調節することによって形成される。
この実施例によれば、ドレイン(ソース)電トシ101
と半導体基板100との間のリーク電流を抑制すること
ができるとともに、トレイン(ソス)電fl!lo1と
ゲート電Ff!103とのオーバラップ部分が存在せず
、オーバラップ容量を減少させることかできる。
と半導体基板100との間のリーク電流を抑制すること
ができるとともに、トレイン(ソス)電fl!lo1と
ゲート電Ff!103とのオーバラップ部分が存在せず
、オーバラップ容量を減少させることかできる。
以」二述べたMOS−ランジスタを、第4図〜第7図に
示すようなイメージセンサの光電変換素子の残留電荷を
放電するスイッチ素子として用いると、光電変換素子の
残留電荷を放電するに際し、入力ラインに存在する電荷
をゼロにすることができる。
示すようなイメージセンサの光電変換素子の残留電荷を
放電するスイッチ素子として用いると、光電変換素子の
残留電荷を放電するに際し、入力ラインに存在する電荷
をゼロにすることができる。
(発明の効果)
請求項1記載の発明によれば、半導体基板とドレイン(
またはソース)電極との間に絶縁層を設けたので、トレ
イン(まなはソース)電極と半導体基板との間を流れよ
うとするリーク電流を抑制することができ、容量に蓄積
された微小電荷を検出するための半導体装置として好適
である。
またはソース)電極との間に絶縁層を設けたので、トレ
イン(まなはソース)電極と半導体基板との間を流れよ
うとするリーク電流を抑制することができ、容量に蓄積
された微小電荷を検出するための半導体装置として好適
である。
請求項2記載の発明によれば、イメージセンサの駆動回
路で、光電変換素子の残留電荷を放電するスイッチ素子
として、半導体基板とドレイン(またはソース)重臣と
の間に絶縁層を設けた半導体装置を用いたので、光電変
換素子の残留電荷を放電するに際し、入力ラインに存在
する電荷をセロにし、従来例に比較して入力ラインのリ
セット効果を改善することができる。
路で、光電変換素子の残留電荷を放電するスイッチ素子
として、半導体基板とドレイン(またはソース)重臣と
の間に絶縁層を設けた半導体装置を用いたので、光電変
換素子の残留電荷を放電するに際し、入力ラインに存在
する電荷をセロにし、従来例に比較して入力ラインのリ
セット効果を改善することができる。
第1図(a)乃至(d)は本発明実施例の半導体装置の
断面説明図、第2図及び第3図は本発明を3次元構造(
SO3構造)の半導体装置に実施した場合の断面説明図
、第4図はイメージセンサの平面説明図、第5図は第4
図のIV −IV ′線断面説明図、第6図はイメージ
センサの等価回路図、第7図は1つの光電変換素子に対
する信号検出過程を示すための等価回路図、第8図はM
O3形トランジスタの断面説明図である。 100・・・・・・半導体基板 101・・・・・・ドレイン(ソース)電極103・・
・・・・ゲート電極 200・・・・・・絶縁層 第1図 第2図 第3図 コO0 第 図 第 図 ◇・7トレレ゛スタ 第8 図
断面説明図、第2図及び第3図は本発明を3次元構造(
SO3構造)の半導体装置に実施した場合の断面説明図
、第4図はイメージセンサの平面説明図、第5図は第4
図のIV −IV ′線断面説明図、第6図はイメージ
センサの等価回路図、第7図は1つの光電変換素子に対
する信号検出過程を示すための等価回路図、第8図はM
O3形トランジスタの断面説明図である。 100・・・・・・半導体基板 101・・・・・・ドレイン(ソース)電極103・・
・・・・ゲート電極 200・・・・・・絶縁層 第1図 第2図 第3図 コO0 第 図 第 図 ◇・7トレレ゛スタ 第8 図
Claims (2)
- (1)MOS形トランジスタにおいて、このMOS形ト
ランジスタのドレインまたはソースの少なくとも一方と
、MOS形トランジスタが形成される基板との間に、絶
縁層を設けたことを特徴とする半導体装置。 - (2)基板上に複数個の光電変換素子を並設し、各光電
変換素子に蓄積された電荷を順次抽出するイメージセン
サにおいて、 前記光電変換素子の残留電荷を放電するスイッチ素子と
して、請求項1記載の半導体装置を用いたことを特徴と
するイメージセンサの駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63185538A JPH0236568A (ja) | 1988-07-27 | 1988-07-27 | 半導体装置及びこれを用いたイメージセンサの駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63185538A JPH0236568A (ja) | 1988-07-27 | 1988-07-27 | 半導体装置及びこれを用いたイメージセンサの駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0236568A true JPH0236568A (ja) | 1990-02-06 |
Family
ID=16172559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63185538A Pending JPH0236568A (ja) | 1988-07-27 | 1988-07-27 | 半導体装置及びこれを用いたイメージセンサの駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0236568A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100509788B1 (ko) * | 2002-11-14 | 2005-08-24 | 주식회사 나우코스 | 목욕용 마사지 전용 화장료 조성물 |
US11977102B2 (en) | 2021-12-17 | 2024-05-07 | Simmonds Precision Products, Inc. | Diode voltage measurement systems |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55121680A (en) * | 1979-03-13 | 1980-09-18 | Nec Corp | Manufacture of semiconductor device |
JPS61102771A (ja) * | 1984-10-26 | 1986-05-21 | Matsushita Electronics Corp | 固体撮像装置 |
JPS61128669A (ja) * | 1984-11-27 | 1986-06-16 | Fuji Xerox Co Ltd | 原稿読み取り装置 |
JPS6329975A (ja) * | 1986-07-23 | 1988-02-08 | Sony Corp | 電界効果型半導体装置 |
-
1988
- 1988-07-27 JP JP63185538A patent/JPH0236568A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55121680A (en) * | 1979-03-13 | 1980-09-18 | Nec Corp | Manufacture of semiconductor device |
JPS61102771A (ja) * | 1984-10-26 | 1986-05-21 | Matsushita Electronics Corp | 固体撮像装置 |
JPS61128669A (ja) * | 1984-11-27 | 1986-06-16 | Fuji Xerox Co Ltd | 原稿読み取り装置 |
JPS6329975A (ja) * | 1986-07-23 | 1988-02-08 | Sony Corp | 電界効果型半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100509788B1 (ko) * | 2002-11-14 | 2005-08-24 | 주식회사 나우코스 | 목욕용 마사지 전용 화장료 조성물 |
US11977102B2 (en) | 2021-12-17 | 2024-05-07 | Simmonds Precision Products, Inc. | Diode voltage measurement systems |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4631592A (en) | Semiconductor image sensor | |
JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
GB1431209A (en) | Method and apparatus for sensing radiation and providing electri cal readout | |
JPS5846070B2 (ja) | 固体撮像装置 | |
JPH09153624A (ja) | 半導体装置 | |
US20130063631A1 (en) | Solid-state imaging apparatus and camera | |
JPS62145866A (ja) | センサ装置、光導電型センサの駆動方法及び駆動装置 | |
JPH0236568A (ja) | 半導体装置及びこれを用いたイメージセンサの駆動装置 | |
JP4342780B2 (ja) | 表示装置及びその製造方法 | |
KR930007532B1 (ko) | Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법 | |
JP4207406B2 (ja) | 薄膜トランジスタの製造方法、フォトセンサ及び読取装置 | |
KR100886973B1 (ko) | 디지털 엑스레이 디텍터 및 그 제조 방법 | |
JP4308374B2 (ja) | 化学量の二次元分布測定装置 | |
JPH0697406A (ja) | 固体撮像装置およびその製造方法 | |
Lu et al. | Excimer laser processing for a-Si and poly-Si thin film transistors for imager applications | |
JPH04133336A (ja) | 電荷転送装置 | |
JPS6022881A (ja) | イメージセンサの製造方法 | |
JPH01184954A (ja) | 固体撮像装置 | |
US4812668A (en) | Multiplexer elements for photovoltaic detectors | |
Sei et al. | A meander channel CCD linear image sensor | |
JPH0528023B2 (ja) | ||
JP2681885B2 (ja) | スイッチング装置 | |
JP2001050897A (ja) | 化学二次元分布測定装置 | |
JPH01103872A (ja) | 固体撮像装置 | |
JPH06216360A (ja) | イメージセンサ |