KR930007532B1 - Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법 - Google Patents

Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법 Download PDF

Info

Publication number
KR930007532B1
KR930007532B1 KR1019900010601A KR900010601A KR930007532B1 KR 930007532 B1 KR930007532 B1 KR 930007532B1 KR 1019900010601 A KR1019900010601 A KR 1019900010601A KR 900010601 A KR900010601 A KR 900010601A KR 930007532 B1 KR930007532 B1 KR 930007532B1
Authority
KR
South Korea
Prior art keywords
vccd
region
photodiode
charge transfer
forming
Prior art date
Application number
KR1019900010601A
Other languages
English (en)
Other versions
KR920003533A (ko
Inventor
이성민
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900010601A priority Critical patent/KR930007532B1/ko
Priority to GB9114496A priority patent/GB2246018B/en
Priority to FR919108690A priority patent/FR2664743B1/fr
Priority to US07/727,276 priority patent/US5179428A/en
Priority to NL9101223A priority patent/NL194141C/nl
Priority to JP19746791A priority patent/JP3218399B2/ja
Priority to DE4123191A priority patent/DE4123191C2/de
Publication of KR920003533A publication Critical patent/KR920003533A/ko
Application granted granted Critical
Publication of KR930007532B1 publication Critical patent/KR930007532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Abstract

내용 없음.

Description

SOI 구조를 이용한 3차원 CCD 영상소자 및 그 제조방법
제1도는 종래 CCD 영상소자에 관한 것으로 (a)는 평면도, (b)는 (a)의 일부 상세도, (c)는 클락킹 방법을 나타낸 도면.
제2도는 본 발명 CCD 영상소자의 평면도.
제3도는 제2도의 부분상세도에 관한 것으로 (a)는 제1실시예의 평면도, (b)는 제2실시에의 평면도.
제4도 (a)는 제3도 (a)의 A-A' 선상 단면도, (b)는 제3도 (a)의 B-B' 선상 단면도, (c)는 제3도 (a)의 C-C' 선상 단면도, (d)는 제3도 (b)의 D-D' 선상 단면도.
제5도는 제3도 (a)의 A-A' 선상을 이용한 본 발명의 CCD 영상소자 제조공정 단면도.
제6도는 본 발명의 전하전달 방법을 나타낸 전위윤곽도.
제7도는 본 발명의 클럭킹 방법의 실시예도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 절연막
3 : 폴리실리콘 4 : 게이트절연막
5 : VCCD영역 6, 6a, 6b : P형 반도체층
7 : 투명전극 8 : 전하전송차단층
9 : 채널스톱층 10 : 포토다이오드
11 : 차광막
본 발명은 해상도를 향상시킬 수 있는 SOI(Silicon on Insulator)구조를 이용한 3차원 CCD(Charge Coupled Device) 영상소자에 관한 것이다.
일반적으로 CCD 소자는 클럭펄스(Clock Pulse)의 제어밑에서 사전에 정해진 길을 따라 전하가 이동하는 동적소자로 주로 기억장치, 각종 논리기능, 신호처리 및 영상과정에서 이용되고 있다.
종래의 통상적인 CCD 소자의 구조는 제1도 (a)(b)에 도시된 바와같이 수광부인 포토다이오드(PD)와 이들 사이에 전송부인 VCCD(Vertical Charge Coupled Device : 수직방향 전하전송영역(4a)가 위치되고 이들 포토다이오드(PD)와 VCCD(4a) 밑부분에는 HCCD(Horizontal Charge Coupled Device : 수평방향 전하전송영역)(9)가 위치되어 한 평면상에서 모든 구성이 이루어졌다.
이러한 소자의 동작을 포토다이오드(PD)를 통하여 받아들여진 전하가 옆의 VCCD(4a)를 통하여 HCCD(9)로 전송되고 HCCD(9)에서 출력으로 전송되어 앰프(10)를 통해 출력되었으며, 클럭킹 방법은 제1도 (c)에 도시된 바와같이 포토다이오드(PD)에 일정한 바이어스가 걸리고, 클럭신호(Vø1-Vø4) 중 Vø1과 Vø3이 하이일 때 포토다이오드(PD) 영역에서 VCCD(4a)로 전송되고 클럭신호(Vø1-Vø4)에 의해 HCCD(9)로 전송된 후 다시 HCCD(9)에서 출력측으로 전송되어 센싱앰프(10)를 통해 출력된다.
그러나 상기와 같은 종래의 기술에 있어서는 포토다이오드(PD), VCCD(4a), HCCD(9)등이 모두 평면상에서 구성되기 때문에 면적이 많이 소요되었으며, 이에 따른 포토다이오드(PD)의 면적이 제약을 받게 되어 이러한 포토다이오드(PD)의 갯수를 늘려 해상도를 높이는데 한계가 있다.
본 발명은 이와 같은 종래의 결점을 감안한 것으로 실리콘 표면은 모두 포토다이오드를 구성하고 VCCD 및 HCCD는 이 포토다이오드 밑에 입체적으로 형성하여 이러한 CCD 소자의 해상도를 향상시킬 수 있게함을 그 목적으로 한다.
이와 같은 목적을 달성하기 위하여 본 발명은 CCD 영상소자에 SOI 구조를 도입하고 포토다이오드에 투명전극을 형성하여 전하전송시 포토다이오드에 표면 피닝(Surface Pinning) 전압만큼 걸고 VCCD에는 고전압의 클럭신호(Vø1-Vø4) 전압을 걸어 포토다이오드의 전하를 VCCD로 전송하는 수단을 포함함을 특징으로 한다.
이하에서 본 발명을 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 CCD 영상소자 평면도로써, 표면에는 복수개의 포토다이오드(PD)가 매트릭스(Matrix) 형태로 배열되고 포토다이오드(PD) 사이는 채널스톱층(CST : Channel Stop)이 형성되어 있는 구조이다.
제3도는 제2도의 부분 (P) 상세도로써, 각 포토다이오드(PD) 하측에 전하트랜스퍼영역(CTP : Change Transfer Position)이 형성되고 그 아래에 수직방향 전하전송영역(VCCD)이 형성되며 VCCD 영역과 수직방향으로 폴리게이트(PG1-PG4)가 형성된 구조로써, 제3도 (a)는 채널 트랜스퍼영역(CTP)이 한개의 폴리게이트(PG1) 위헤 형성되는 구조이고, 제3도 (8)는 채널트랜스퍼영역(CTP)이 두개의 폴리게이트(PG1-PG4)가 형성된 구조로써, 제3도 (a)는 채널 트랜스퍼영역(CTP)이 한개의 폴리게이트(PG1) 위헤 형성되는 구조이고, 제3도 (b)는 채널트랜스퍼영역(CTP)이 두개의 폴리게이트(PG1, PG2) 위에 형성되는 구조이다.
여기서 도면에는 도시되지 않았지만 수평방향 전송영역(HCCD)는 VCCD 영역 끝단쪽에 종래와 같은 구조로 VCCD 영역과 동일위치에 형성된다.
한편, 제4도는 제3도 (a)(b)의 각 부분 단면도로써, 제4도 (a)는 제3도 (a)의 A-A' 선상 단면도이고, 제4도 (b)는 제3도 (a)의 B-B' 선상 단면도이고, 제4도 (c)는 제3도 (a)의 C-C' 선상 단면도이고, 제4도 (d)는 제3도 (b)의 D-D' 선상 단면도이다.
즉, CCD 영상소자 표면에는 일정간력을 갖고 포토다이오드(PD)가 형성되고, 포토다이오드(PD)와 포토다이오드(PD) 사이에는 고농도 P형의 채널스톱중(CST)이 형성되고, 포토다이오드(PD)와 채널스톱중(CST)에 걸쳐 포토다디오드(PD)에 표면 피닝전압 인가용 투명전극(ITO)이 형성되고 채널스톱중(CST) 상측에는 차광층(Light Blocking Layer ; LBL)이 형성되고, 채널스톱층(CST) 하측에는 포토다이오드(PD)에서 생성된 전하가 아웃한 포토다이오드의 전하와 섞이지 않고 바로 밑의 VCCD 영역으로 전송되도록 하기 위한 전하전송 차단층(Charge Transfer Blocking, CTB) 영역이 고농도 P형으로 형성되어 CTB층 사이사이가 전하트랜스퍼 영역(CTP)이 된다.
그리고 그 하측에 수직방향 전하전송영역(VCCD)과 VCCD 영역에 클럭신호를 인가하기 위한 폴리게이트(PG1-PG4)가 형성된다.
여기서 OL1과 OL2는 절연막(산화막)이다.
이와 같은 구조를 갖는 본 발명의 CCD 영상소자의 제조방법은 다음과 같다.
제5도는 본 발명 CCD 영상소자의 제조공정도로써, 제3도 (a)의 A-A' 단면만을 나타낸 것이다.
즉, 제5도 (a)와 같이 기판(1) 위에 절연막(산화막)(2)을 형성한뒤, 제5도 (b)와 같이 절연막(2) 위에 폴리실리콘(3)을 증착하고 포토에치 공정으로 폴리게이트(PG1-PG4)를 형성한다(제5도에서는 제3도 (a)의 A-A' 선상 단면을 나타내었기 때문에 폴리게이트(PG1-PG4)가 모두 도시되지 않았다).
이때 기존에는 폴리 대 폴리(Poly to Poly)의 손상문제로 더블폴리를 사용하였으나 본 공정에서는 구조상 게이트 산화막 손상문제가 발생하지 않기 때문에 싱글폴리를 사용한다.
그리고 제5도 (c)와 같이 게이트용 폴리실리콘(3) 위에 게이트 절연막(산화막)(4)를 형성하고 제5도 (d)와 같이 P형 반도체층(6)을 증착하고 포토마스크 공정으로 VCCD(4a)가 형성될 위치에 고농도 n형 불순물을 로우 에너지로 이온주입하고 VCCD 영역(5)을 형성하며, 제5도 (e)와 같이 P형 반도체층(6a)을 성장시킨다.
다음에 제5도 (f)와 같이 VCCD 영역(5) 사이에 상측에 고농도 P형 이온주입으로 전하전송 차단층(CTB)(8)을 형성한다.
이때 전하전송차단증(8) 사이는 P형 농도가 전하전송차단층(8)보다 낮게 되어 CTP 영역이 된다.
그리고, 제5도 (g)와 같이 다시 P형 반도체층(6b)을 성장시킨 후 제5도 (h)와 같이 전하전송차단층(8) 상부에 고종도 P형 이온주입으로 포토다이오드간의 격리용 채널스톱층(9)을 형성한다.
이후 제5도 (i)와 같이 n형 이온주입으로 채널스톱층(9) 사이에 포토다이오드 영역(10)을 형성하고 제5도 (j)와 같이 포토다이오드 바이어스용 투명전극(7)을 형성하고, 마지막 공정으로 상기 투명전극(7) 위에 채널스톱층(9) 상부에 금속박막으로 차광층(11)을 형성한다.
이와 같은 공정에 의해 제조된 본 발명의 SOI 구조를 이용항 3차원 CCD 영상소자의 동작은 다음과 같다.
제6도는 본 발명에 따른 전위윤곽도이고, 제7도는 본 발명의 클럭킹 방법의 실시예로써, 먼저, 제1실시예로써 폴리게이트(PG1-PG4)를 제3도 (a)와 같이 형성할 경우는 제7도 (a)와 같이 클럭신호를 인가하고, 제2실시예로써 폴리게이트(PG1-PG4)를 제3도 (b)와 같이 형성할 경우는 제7도 (b)와 같이 클럭신호를 인가한다.
따라서 포토다이오드에 빛이 조사되어 전하에 생성되면, 포토다이오드에 제7도와 같이 순간적으로 역바이어스(-5V)를 가하고, 그 순간 제1실시예는 클럭신호(Vø1또는 Vø3)가 하이로 인가되며 포토다이오드에서 생성된 전하는 VCCD 영역(5)으로 전송된다.
그리고 제2실시예는 클럭신호(Vø1, Vø2) 또는 (Vø3, Vø4)에 하이신호가 인가될때 VCCD 영역(5)으로 전송된다.
제7도 (a), (b)는 제4도 (a)의 E-E' 선상의 전위 윤곽도로써 포토다이오드 영역에 역바이어스가 인가되지 않고 폴리게이트(PG1-PG4)에 전압(+)이 걸리지 않는 상태에서는 포토다이오드와 VCCD 영역사이에 P형층이 존재하므로 포토다이오드에서 생성된 전하가 VCCD 영역쪽으로 전송되지 못하고 있다가 포토다이오드에 투명전극(7)을 통해 역바이어스가 인가되고 폴리게이트(PG1-PG4)에 전압이 인가되면 제7도 (b)와 같이 포토다이오드 영역쪽의 전위가 높아지고 VCCD 영역쪽의 전위가 낮아져서 포토다이오드 영역쪽에서 VCCD 영역쪽으로 전하가 전송된다.
그러나 제7도 (c)는 제4도 (a)의 F-F' 선상의 전위윤곽도로써 포토다이오드와 역바이어스가 인가되고 폴리게이트(PG1-PG4)에 하이 전압이 인가하여도 전하전송차단층(8)의 장벽을 넘지 못하므로 포토다이오드에서 생성된 전하는 포토다이오드 하측의 VCCD 영역 이외의 다른 VCCD 영역으로 전송되지 못한다.
다시 말해서, 포토다이오드(PD) 영역에서 생성된 영상정보를 담고 있는 전하들은 전하전송차단층(8) 사이를 통해 VCCD 영역(5)으로 전달되어 전하전송이 일어나는데 이때 전하전송차단층(8)이 형성되어 있는 전하전달 장벽은 원치않는 부분으로의 전하유입을 방지하기 위한 차단막으로 이들 전하전송차단층(8) 사이로 전하를 모아준다.
이상에서 설명한 바와같은 본 발명의 SOI 구조를 이용한 3차원 CCD 영상소자 및 제조방법에 있어서는 빛을 수광하는 소자표면에는 포토다이오드(PD)만 배열하므로써 필 펙터(Fill Factor)가 기존의 20% 내외에서 80% 이상으로 향상되어 해상도를 증대시킬 수 있으며, VCCD 구동용 폴리게이트(PG1-PG4)는 기존의 더블폴리 공정이 필요없이 싱글폴리로 형성할 수 있는 등의 효과가 있다.

Claims (6)

  1. CCD 영상소자에 있어서, 빛을 수광하는 소자표면에 일정간격을 갖고 매트릭스 형태로 배열되는 복수개의 포토다이오드(PD)와, 포토다이오드(PD) 하측에 일정간격을 갖고 일방향으로 형성되어 수직방향으로 전하를 전송하기 위한 복수개의 VCCD 영역(5)과, VCCD 영역(5) 하측에 VCCD 영역(5)과 수직방향으로 형성되는 VCCD 클럭신호 인가용 폴리게이트(PG1-PG4)와, 상기 포토다이오드(PD) 상부에 형성되어 포토다이오드에 바이어스 전압을 인가하기 위한 투명전극(7)과, 각 포토다이오드(PD) 사이에 형성되는 채널스톱층(CST)과, 포토다이오드(PD) 영역과 VCCD 영역(5) 사이에 채널스톱층(CST) 하측에 형성되어 원치 않은 부분으로의 전하유입을 방지하는 전하전송차단층(8)을 구비하여 구성됨을 특징으로 하는 SOI 구조를 이용한 3차원 CCD 영상소자 및 그 제조방법.
  2. 기판(1) 위에 절연막(2)과 폴리실리콘(3)을 차례 형성하여 폴리실리콘(3)을 선택적으로 제거하여 폴리게이트(PG1-PG4)를 형성하는 공정과, 전면에 절연막(3)과 P형 반도체층(6)을 형성하고 선택적으로 불순물 이온주입하여 상기 폴리게이트(PG1-PG4)의 수직방향으로 복수개의 VCCD 영역(5)을 형성하는 공정과, 전면에 P형 반도체층(6a)을 증착하고 상기 VCCD 영역(5) 사이의 상측에 선택적으로 고농도 P형 이온 주입하여 전하전송차단층(8)을 형성하는 공정과, 전면에 P형 반도체층(6c)을 증착하고 상기 VCCD 영역(5) 상측에 n형 이온주입하여 복수개의 포토다이오드(PD)를 형성하고, 포토다이오드(PD) 사이에 고농도 P+ 이온주입으로 채널스톱중(9)을 형성하는 공정과, 포토다이오드(PD) 위에 바이어스 인가용 투명전극(7)을 형성하는 공정과, 상기 채널스톱중(9) 상부의 투명전극(7) 위에 차광층(11)을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 SOI 구조를 이용한 3차원 CCD 영상소자 제조방법.
  3. 제2항에 있어서, VCCD 영역(5) 형성은 고농도 n형 불순물이온을 로우에너지로 실시함을 특징으로 하는 SOI 구조를 이용한 3차원 CCD 영상소자 제조방법.
  4. 제2항에 있어서, 폴리게이트(PG1-PG4)는 싱글폴리로 형성함을 특징으로 하는 SOI 구조를 이용한 3차원 CCD 영상소자 제조방법.
  5. 제1항에 있어서, 전하전송차단중(8) 사이의 전하트랜스퍼영역(CTP) 하측에 폴리게이트(PG1)가 한개만 위치하도록 형성됨을 특징으로 하는 SOI 구조를 이용한 3차원 CCD 영상소자 및 그 제조방법.
  6. 제1항에 있어서, 전하전송차단층(8) 사이의 전하트랜스퍼영역(CTP) 하측에 폴리게이트(PG1)가 두개만 위치하도록 형성됨을 특징으로 하는 SOI 구조를 이용한 3차원 CCD 영상소자 및 그 제조방법.
KR1019900010601A 1990-07-12 1990-07-12 Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법 KR930007532B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019900010601A KR930007532B1 (ko) 1990-07-12 1990-07-12 Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법
GB9114496A GB2246018B (en) 1990-07-12 1991-07-04 A CCD image sensor
FR919108690A FR2664743B1 (fr) 1990-07-12 1991-07-10 Capteur d'image ccd a trois dimensions.
US07/727,276 US5179428A (en) 1990-07-12 1991-07-11 Three dimensional ccd image sensor
NL9101223A NL194141C (nl) 1990-07-12 1991-07-11 Driedimensionele CCD-beeldsensor.
JP19746791A JP3218399B2 (ja) 1990-07-12 1991-07-12 ３次元ｃｃｄ映像センサー
DE4123191A DE4123191C2 (de) 1990-07-12 1991-07-12 Dreidimensionaler CCD-Bildwandler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010601A KR930007532B1 (ko) 1990-07-12 1990-07-12 Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920003533A KR920003533A (ko) 1992-02-29
KR930007532B1 true KR930007532B1 (ko) 1993-08-12

Family

ID=19301198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010601A KR930007532B1 (ko) 1990-07-12 1990-07-12 Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법

Country Status (7)

Country Link
US (1) US5179428A (ko)
JP (1) JP3218399B2 (ko)
KR (1) KR930007532B1 (ko)
DE (1) DE4123191C2 (ko)
FR (1) FR2664743B1 (ko)
GB (1) GB2246018B (ko)
NL (1) NL194141C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513276A (en) * 1994-06-02 1996-04-30 The Board Of Regents Of The University Of Oklahoma Apparatus and method for three-dimensional perspective imaging of objects
JP4235787B2 (ja) * 2001-10-03 2009-03-11 ソニー株式会社 固体撮像素子の製造方法
JP3881888B2 (ja) 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
JP4039234B2 (ja) * 2002-12-25 2008-01-30 ソニー株式会社 固体撮像素子およびその電荷転送方法
GB0330134D0 (en) * 2003-12-30 2004-02-04 Univ Liverpool Charge coupled device
JP2008131169A (ja) * 2006-11-17 2008-06-05 Shimadzu Corp 撮像素子およびそれを用いた撮像装置
JP5309559B2 (ja) * 2007-12-27 2013-10-09 ソニー株式会社 固体撮像素子の製造方法
JP5971106B2 (ja) 2012-12-17 2016-08-17 株式会社デンソー 光センサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213137A (en) * 1976-11-16 1980-07-15 Hughes Aircraft Company Monolithic variable size detector
US4176369A (en) * 1977-12-05 1979-11-27 Rockwell International Corporation Image sensor having improved moving target discernment capabilities
JPS5928065B2 (ja) * 1980-03-26 1984-07-10 株式会社日立製作所 固体撮像素子の製造方法
EP0037200B1 (en) * 1980-03-31 1985-03-20 Hughes Aircraft Company Charge coupled device with buried channel stop
US4450464A (en) * 1980-07-23 1984-05-22 Matsushita Electric Industrial Co., Ltd. Solid state area imaging apparatus having a charge transfer arrangement
GB2095905B (en) * 1981-03-27 1985-01-16 Philips Electronic Associated Infra-red radiation imaging devices and methods for their manufacture
JPS5916472A (ja) * 1982-07-19 1984-01-27 Sharp Corp 固体撮像装置
GB2208256B (en) * 1983-04-15 1989-07-26 Philips Electronic Associated Infra-red radiation imaging devices and systems

Also Published As

Publication number Publication date
FR2664743B1 (fr) 1993-08-20
NL194141C (nl) 2001-07-03
DE4123191A1 (de) 1992-01-16
JP3218399B2 (ja) 2001-10-15
NL9101223A (nl) 1992-02-03
NL194141B (nl) 2001-03-01
FR2664743A1 (fr) 1992-01-17
KR920003533A (ko) 1992-02-29
GB2246018B (en) 1995-01-04
GB2246018A (en) 1992-01-15
US5179428A (en) 1993-01-12
GB9114496D0 (en) 1991-08-21
DE4123191C2 (de) 1997-04-10
JPH06132513A (ja) 1994-05-13

Similar Documents

Publication Publication Date Title
JP3177514B2 (ja) 固体イメージセンサ
US11417691B2 (en) Image sensor including dummy patterns positioned between adjacent transfer gates
US5114865A (en) Method of manufacturing a solid-state image sensing device having an overflow drain structure
KR930007532B1 (ko) Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법
US5040038A (en) Solid-state image sensor
EP0453530B1 (en) Solid-state image sensor
EP0132870B1 (en) Radiation-sensitive semiconductor device
EP0185343B1 (en) Charge transfer device
US5075747A (en) Charge transfer device with meander channel
JPH0527992B2 (ko)
US5066994A (en) Image sensor
WO1991003840A1 (en) Reducing dark current in charge coupled devices
US6114718A (en) Solid state image sensor and its fabrication
KR940004273B1 (ko) 이상 수직 ccd 구조
KR100258974B1 (ko) 전하결합형 이미지 센서의 제조방법
US6383834B1 (en) Charge coupled device
KR100301799B1 (ko) 고체촬상소자의제조방법
US5986295A (en) Charge coupled device
JPH0423359A (ja) 固体撮像素子
KR950010532B1 (ko) Ccd의 구조
US20050104984A1 (en) Solid-state image sensing device and control method therefor
JPH04207077A (ja) 固体撮像素子の製造方法
KR20050079436A (ko) 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법
KR0151181B1 (ko) 씨씨디 영상소자의 구조
JPH06181225A (ja) 信号電荷伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090806

Year of fee payment: 17

EXPY Expiration of term