DE4123191C2 - Dreidimensionaler CCD-Bildwandler - Google Patents

Dreidimensionaler CCD-Bildwandler

Info

Publication number
DE4123191C2
DE4123191C2 DE4123191A DE4123191A DE4123191C2 DE 4123191 C2 DE4123191 C2 DE 4123191C2 DE 4123191 A DE4123191 A DE 4123191A DE 4123191 A DE4123191 A DE 4123191A DE 4123191 C2 DE4123191 C2 DE 4123191C2
Authority
DE
Germany
Prior art keywords
type
layer
gate electrodes
light receiving
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4123191A
Other languages
English (en)
Other versions
DE4123191A1 (de
Inventor
Sung Min Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Ventures II LLC
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4123191A1 publication Critical patent/DE4123191A1/de
Application granted granted Critical
Publication of DE4123191C2 publication Critical patent/DE4123191C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Description

Die Erfindung betrifft einen dreidimensionalen CCD-Bildwand­ ler (CCD = Charge Coupled Device). Unter einem dreidimensio­ nalen CCD-Bildwandler soll dabei ein Festkörperbauelement verstanden werden, bei dem die Erzeugung der Ladungen für die einzelnen Bildpunkte in einer anderen Ebene als der Transport der Ladungen erfolgt. Ein derartiger Bildwandler ist aus der US-PS 4 213 137 bekannt. Dreidimensionale CCD-Bildwandler weisen gegenüber den üblichen, z. B. aus der US-PS 4 935 794 bekannten, CCD-Bildwandlern, bei denen die Bildladungserzeugung und der Ladungstransport in derselben Ebene erfolgen, den Vorteil eines kleineren Flächenbedarfs auf.
Aus der genannten US-PS 4 213 137 ist eine Anordnung von Infrarotdetektoren mit dreidimensionaler Struktur zur Bild­ detektion bekannt. Der Bilddetektor weist in Richtung des einfallenden Lichtes auf: ein Halbleitersubstrat eines ersten Leitungstyps mit ersten und zweiten angrenzenden epi­ taktischen Schichten eines zweiten Leitungstyps, mindestens einem Lichtempfangsbereich, der in dem Substrat ausgebildet ist, eine Schicht eines zweiten Leitungstyps, der an der Grenzfläche zwischen der ersten epitaktischen Schicht und der zweiten epitaktischen Schicht angeordnet ist und das Substrat gegen das CCD abschirmt, mehrere CCD-Bereiche zum Sammeln und Übertragen von Signalleitungen, eine Isolator­ schicht auf der zweiten epitaktischen Schicht und mehrere Gateelektroden, die in einer Isolatorschicht zum Anlegen von cyclischen Taktsignalen angeordnet sind.
Der Erfindung liegt die Aufgabe zugrunde, einen neuen Aufbau für einen dreidimensionalen CCD-Bildwandler zur Verfügung zu stellen.
Diese Aufgabe wird mit den Merkmalen des Patentanspruchs 1 gelöst.
Bei der Lösung wird von einem SOI (Silizium-auf-Isolator)-Aufbau Gebrauch gemacht.
Im folgenden wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1a eine Draufsicht auf eine Konstruktion einer erfin­ dungsgemäßen Ausführungsform,
Fig. 1b eine Vergrößerung des Ausschnitts P in Fig. 1a,
Fig. 1c einen Querschnitt längs der Linie A-A′ in Fig. 1b,
Fig. 1d einen Querschnitt längs der Linie B-B′ in Fig. 1b,
Fig. 1e einen Querschnitt längs der Linie C-C′ in Fig. 1b,
Fig. 1f einen Übergangsbereich zum HCCD,
Fig. 2a-2j Querschnitte, die die Aufeinanderfolge der ver­ schiedenen Prozeßschritte bei der Herstellung einer erfindungsgemäßen Ausführungsform darstellen,
Fig. 3a und 3b Querschnitte, die die Potentialprofile längs der Linie D-D′ in Fig. 1c darstellen,
Fig. 4a und 4b Querschnitte, die die Potentialprofile längs der Linie E-E′ in Fig. 1c darstellen.
Bei dem dreidimensionalen CCD-Bildwandler gemäß Fig. 1a sind mehrere N-Typ-Photodioden PD als Lichtempfangsbereiche zu erkennen, die auf der Oberfläche des Bauelements in einem gewünschten Abstand voneinander ausgebildet sind. Außerdem weist der Bildwandler einen N-Typ-HCCD und mehrere N-Typ-VCCDs auf, die unter den N-Typ-Photodioden PD ausgebildet sind (Darstellung an­ schließend).
Die unterbrochenen Linien in vertikaler Richtung kennzeich­ nen die Richtung, in der die Signalladungen des Lichtes, die von den entsprechenden Spalten der N-Typ-Photodioden PD erzeugt wurden, zu dem N-Typ-HCCD durch die N-Typ-VCCDs mittels der Taktoperation übertragen werden. Eine unterbrochene Linie in horizontaler Richtung kennzeichnet die Richtung in der die Sig­ nalladungen, die von jedem der N-Typ-VCCDs kommen, zu einem Leseverstärker SA über den N-Typ-HCCD durch die Taktopera­ tion übertragen werden.
Außerdem ist ein P⁺-Typ-Kanalstopperbereich CST dargestellt.
Fig. 1b zeigt einen Lageplan des Ausschnitts P in Fig. 1a. Es ist eine Anordnungsfolge abgebildet, wobei erste bis vierte Gate-Polysiliziumschichten PG1-PG4 als Gateelektroden nach­ einander in horizontaler Richtung mit einem gewünschten Ab­ stand ausgebildet sind. Außerdem gibt es noch eine Anord­ nungsfolge senkrecht unter den ersten bis vierten Polysili­ ziumschichten PG1-PG4, in der die N-Typ-VCCDs in einem ge­ wünschten Abstand ausgebildet sind. Zwischen jeder der N-Typ-Photodioden PD und jedem der N-Typ-VCCD sind Signalla­ dungsübertragungswege CTP und eine P⁺-Typ-Ladungsübertra­ gungsbarriere (nicht dargestellt) im restlichen Teil ausge­ bildet.
Die erste Gate-Polysiliziumschicht PG1 ist unter den N-Typ-Pho­ todioden PD in jeder der ungeradzahligen horizontalen Zeilen- die dritte Gate-Polysiliziumschicht PG3 ist unter den N-Typ-Photodioden PD in jeder der geradzahligen horizon­ talen Zeilen und die zweite Gate-Polysiliziumschicht PG2 so­ wie die vierte Gate-Polysiliziumschicht PG4 sind unterhalb und zwischen den N-Typ-Photodioden PD in jeder der ungerad­ zahligen horizontalen Zeilen und der N-Typ-Photodioden PD in jeder der geradzahligen horizontalen Zeilen ausgebildet. Da­ bei bezeichnen die Bezugszeichen VΦ1-VΦ4 erste bis vierte Taktsignale, die an die Gate-Polysiliziumschichten PG1-PG4 angelegt werden.
Fig. 1c zeigt ein Siliziumsubstrat Si und darauf eine Oxid­ schicht OL1, um die SOI-Struktur zu bilden. Auf der Oxid­ schicht OL1 sind aufeinanderfolgend die erste Gate-Polysili­ ziumschicht PG1 zum Anlegen des ersten Taktsignals VΦ1 und dann eine Gateoxidschicht OL2 ausgebildet. Auf der Gateoxid­ schicht OL2 ist eine epitaktische P-Typ-Schicht P-EPi mit einer vorbestimmten Dicke ausgebildet. Sowohl an den oberen und unteren Oberflächen der epitaktischen P-Typ-Schicht P-EPi sind einander gegenüberstehend die N-Typ-Photodioden, angeordnet in der ungeradzahligen horizontalen Zeile, und die N-Typ-VCCDs, angeordnet in ungeradzahligen und geradzah­ ligen vertikalen Spalten, ausgebildet. Zwischen jeder der N-Typ-Photodioden PD und jeder N-Typ-VCCDs sind Ladungsüber­ tragungswege CTP, durch die die Signalladung des Lichtes ge­ schickt wird, und im restlichen Teil die elektrisch mit Masse verbundene P⁺-Typ-Ladungsübertragungsbarriere CTB aus­ gebildet. Auf dem P⁺-Typ-Kanalstopperbereich CST ist eine lichtundurchlässige Schicht LBL als Schutz gegen einfallendes Licht ausgebildet.
Fig. 1d ist identisch mit Fig. 1c mit der Ausnahme, daß die ersten bis vierten Gate-Polysiliziumschichten PG1-PG4 ge­ zeigt werden, die unterhalb und senkrecht zu den N-Typ-VCCDs, die in der ungeradzahligen vertikalen Spalte angeord­ net sind, ausgebildet sind.
Fig. 1e ist identisch zu Fig. 1d, mit der Ausnahme, daß die P⁺-Typ-Ladungsübertragungsbarriere CTB in allen Abschnitten ohne Ladungsübertragungsweg CTP ausgebildet ist.
Gemäß Fig. 1f ist der N-Typ- HCCD am Endabschnitt der Anord­ nung der N-Typ-Photodioden PD ausgebildet. Der N-Typ-HCCD weist eine erste Polysiliziumschicht P1 und eine zweite Po­ lysiliziumschicht P2 auf. Zum Zwecke der Signalladungsüber­ tragung ist die erste Polysiliziumschicht P1 mit einem N-Typ-Ion in höherer Konzentration dotiert als die zweite Po­ lysiliziumschicht P2.
Natürlich können die Materialien dieser Schichten P1 und P2 aus Polysilizium derselben Zusammensetzung bestehen, wobei an sie dieselben Taktsignale HΦ1 oder HΦ2 angelegt werden.
Als nächstes soll ein Herstellungsprozeß für den dreidimen­ sionalen CCD-Bildwandler gemäß Fig. 1 mit Bezug auf die Fig. 2a bis 2j beschrieben werden.
Zuerst wird die SOI-Struktur auf einem Siliziumsubstrat 1 durch Aufwachsen einer Oxidschicht 2 mit einer vorbestimmten Dicke auf dem Siliziumsubstrat 1 ausgebildet, wie in Fig. 2a dargestellt ist, und auf der Oxidschicht 2 werden dann meh­ rere Gate-Polysiliziumschichten 3 zum Anlegen der Taktsig­ nale an die N-Typ-VCCDs ausgebildet, wie in Fig. 2b gezeigt wird.
Danach wird, nachdem eine dünne Gateoxidschicht 4 auf der gesamten Oberfläche einschließlich der Gate-Polysilizium­ schichten 3 ausgebildet wurde, wie in Fig. 2c dargestellt ist, eine N⁺-Typ-Schicht 5 mit einer vorbestimmten Dicke auf gewünschten Abschnitten der Gateoxidschicht 4 abgeschieden, wie in Fig. 2d dargestellt ist.
Dann wird eine erste epitaktische P-Typ-Schicht 6 auf der Oberfläche der Gateoxidschicht 4 und der. N⁺-Typ Schicht 5 aufgewachsen, wie Fig. 2e zeigt. Zu diesem Zeitpunkt wird die N⁺-Typ-Schicht 5 diffundiert, so daß N-Typ-VCCDs 7 ausgebildet werden.
Dann werden dünne P+-Typ-Schichten 8 durch Injizieren eines P+-Typ Ions in die restlichen Abschnitte ausgebildet, mit Ausnahme der zentralen Abschnitte oberhalb der N-Typ-VCCD 7 in der Oberfläche der ersten epitaktischen P-Typ-Schicht 6, wie in Fig. 2f gezeigt wird.
Die linken zentralen Abschnitte oberhalb der N-Typ VCCD 7 werden später als Ladungsübertragungswege verwendet, während die dünnen P⁺-Typ-Schichten 8 später als Ladungsübertra­ gungsbarrieren verwendet werden.
Eine zweite epitaktische P-Typ-Schicht 6a, die dieselbe Zu­ sammensetzung wie die erste epitaktische P-Typ-Schicht 6 aufweist, wird dann auf die Oberfläche der ersten epitakti­ schen P-Typ-Schicht 6 und der dünnen P⁺-Typ-Schichten 8 auf­ gewachsen, wie in Fig. 2g gezeigt wird. Daher werden die dünnen P⁺-Typ Schichten 8 in der epitaktischen P-Typ-Schicht vergraben.
Danach werden P⁺-Typ-Kanalstopperschichten 9 durch Injizie­ ren eines P⁺-Typ-Ions in die restlichen Abschnitte, mit Aus­ nahme der Teile oberhalb der N-Typ-VCCDs 7 in der Oberfläche der zweiten epitaktischen P-Typ-Schicht 6a ausgebildet, wie in Fig. 2h gezeigt wird.
Dann werden N-Typ-Photodioden 10 durch Injizieren eines N-Typ Ions in Abschnitte oberhalb der N-Typ-VCCDs 7 in der Oberfläche der zweiten epitaktischen P-Typ-Schicht 6a ausge­ bildet, wie in Fig. 2i dargestellt ist.
Im Ergebnis sind auf der zweidimensionalen Oberfläche in einem gewünschten Abstand nun mehrere N-Typ-Photodioden 10 zum Empfangen des Lichtes angeordnet, und die N-Typ-VCCDs 7 sind unter den N-Typ-Photodioden 10 entsprechend zu ihnen angeordnet.
Am Schluß werden auf den P⁺-Typ-Kanalstopperschichten 9 dünne Metallschichten 11 als Lichtschutzschichten ausgebil­ det, um den Einfall von Licht zu verhindern, wie in Fig. 2j dargestellt ist.
Die Arbeitsweise des dreidimensionalen CCD-Bildwandlers mit der oben erwähnten erfindungsgemäßen Konstruktion soll jetzt mit bezug auf die Fig. 3a, 3b, 4a und 4b näher beschrie­ ben werden.
Die Fig. 3a, 3b, 4a und 4b zeigen entsprechende Poten­ tialprofile längs der Linien D-D′ und E-E′ in Fig. 1c.
Zuerst, nach Empfangen des einfallenden Lichtes, speichern die N-Typ-Photodioden PD die Signalladungen, die dem Licht entsprechen, an ihren Unterseiten, wie in den Fig. 3a und 4a gezeigt wird. Zu dieser Zeit sind die Potentialprofile als hohe Barrieren definiert, die in den Ladungsübertra­ gungswegen CTP der epitaktischen P-Typ-Schicht P-EPi ausge­ bildet sind. Diese hohen Barrieren verursachen, daß Signal­ ladungen an den unteren Seiten der N-Typ-Photodioden PD ge­ speichert werden und nicht zu den N-Typ-VCCDs übertragen werden.
Dann werden, da die ersten bis vierten VCCD-Taktsignale VΦ1-VΦ4 der Steuerung an die Gate-Po­ lysiliziumschichten PG1-PG4 in Fig. 1b angelegt werden, die Potentiale der N-Typ-VCCDs beträchtlich durch das Ansteue­ rungsspannungssignal V1, das in dem ersten VCCD-Taktsignal VΦ1 in dem ungeradzahligen Feld enthalten ist, abgesenkt, wie in Fig. 3b gezeigt wird. Aus diesem Grunde werden die gespeicherten Signalladungen in den N-Typ-Photodioden PD, die der ungeradzahligen horizontalen Zeile angeordnet sind, zu den niedrigeren N-Typ VCCDs durch die Ladungsübertra­ gungswege CTP übertragen.
Auch die Potentiale der N-Typ VCCDs werden beträchtlich durch das Ansteuerungsspannungssignal V2, das in dem dritten VCCD-Taktsignal VΦ3 in dem geradzahligen Feld enthalten ist, beträchtlich abgesenkt, wie in Fig. 3b gezeigt wird. Daher werden die gespeicherten Signalladungen in den N-Typ-Photo­ dioden PD, die in der geradzahligen horizontalen Zeile ange­ ordnet sind, zu den niedrigeren N-Typ-VCCDs durch die La­ dungsübertragungswege CTP übertragen. Zu diesem Zeitpunkt dienen die zweiten und vierten VCCD-Taktsignale VΦ2 und VΦ4, die an die zweiten und vierten Gate-Polysiliziumschichten PG2 und PG4, die unter und zwischen jeder der N-Typ-Photodi­ oden PD in der ungeradzahligen horizontalen Zeile und jeder der N-Typ Photodioden PD in der geradzahligen horizontalen heile ausgebildet sind, angelegt werden, wie in Fig. 1f dar­ gestellt ist, zum Übertragen der Signalladungen zu dem N-Typ-HCCD, zusammen mit den ersten und dritten VCCD-Taktsignalen VΦ1 und VΦ3.
die oben festgestellt wurde, bewirkt die Verwendung von VCCD-Taktsignalen von vier Phasen, daß mehr Bildsignalladun­ gen als bei VCCD-Taktsignalen von zwei Phasen übertragen werden.
Daher werden durch die VCCD-Taktsignale VΦ1-VΦ4 der vier Phasen die gespeicherten Bildsignalladungen in den N-Typ-Pho­ todioden PD, die in der ungeradzahligen horizontalen Zeile angeordnet sind, zuerst der Reihe nach durch die N-Typ-VCCDs und dann durch den N-Typ-HCCD abgetastet. Dann werden die gespeicherten Signalladungen in den N-Typ-Photodioden PD, die in der geradzahligen horizon­ talen Zeile angeordnet sind, aufeinanderfolgend durch die N-Typ-VCCDs und dann durch den N-Typ HCCD abgetastet.

Claims (2)

1. Dreidimensionaler CCD-Bildwandler mit:
  • a) einem Siliziumsubstrat (Si);
  • b) einer Oxidschicht (OL1), die auf dem Silizium­ substrat (Si) ausgebildet ist;
  • c) mehreren Gatelektroden (PG) zum Anlegen von Takt­ signalen (VθV1. . .VθV4), die auf der Oxidschicht (OL1) ausgebildet sind;
  • d) einer dünnen Gateoxidschicht (OL2), die auf der ver­ bleibenden Oberfläche der Oxidschicht (OL1) und den Gateelektroden (PG) ausgebildet ist;
  • e) einer epitaktischen großenteils P-leitenden Schicht (P-Epi), die auf der Gateoxidschicht (OL2) ausgebil­ det ist;
  • f) mehreren N-Typ-Lichtempfangsbereichen (PD), die an der oberen Oberfläche der epitaktischen Schicht (P-Epi) zum Empfangen des Lichtes ausgebildet sind;
  • g) mehreren N-Typ-VCCD-Bereichen (VCCD), die an der unteren Oberfläche der epitaktischen Schicht (P-Epi) ausgebildet sind, um die Signalladungen des Lichtes, die von den gegenüberliegenden N-Typ-Lichtempfangs­ bereichen (PD) erzeugt werden, aufzunehmen;
  • h) je einem in der epitaktischen Schicht ausgebildeten Ladungsübertragungsweg (CTP) zwischen jedem N-Typ-Licht­ empfangsbereich (PD) und dem zugehörigen N-Typ-VCCD-Bereich (VCCD);
  • i) einer P⁺-Typ-Ladungsübertragungsbarriere (CTB), die in der epitaktischen Schicht ausgebildet ist und die Ladungsübertragungswege (CTP) umgibt;
  • j) wobei die Gateelektroden (PG) in vier Gruppen von Gateelektroden (PG1. . .PG4) aufgeteilt sind, die erste Gruppe von Gatelektroden (PG1) unter den in einer ungeradzahligen horizontalen Zeile angeordne­ ten N-Typ-Lichtempfangsbereichen (PD) angeordnet ist, die dritte Gruppe von Gateelektroden (PG3) unter den in einer geradzahligen horizontalen Zeile angeordne­ ten N-Typ-Lichtempfangsbereichen (PD) angeordnet ist und die zweite und vierte Gruppe von Gatelelektroden (PG2, PG4) dazwischen angeordnet sind, um zusammen eine Vierphasentaktoperation auszuführen.
2. Dreidimensionaler CCD-Bildwandler nach Anspruch 1, ferner mit:
  • a) mehreren P⁺-Typ-Kanalstopperschichten (CST), die zwischen den mehreren N-Typ-Lichtempfangsbereichen (PD), die in einer zweidimensionalen Ebene angeordnet sind, ausgebildet sind; und
  • b) mehreren Lichtschutzschichten (LBL), die auf der P⁺-Typ Kanalstopperschicht (CST) ausgebildet sind.
DE4123191A 1990-07-12 1991-07-12 Dreidimensionaler CCD-Bildwandler Expired - Lifetime DE4123191C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010601A KR930007532B1 (ko) 1990-07-12 1990-07-12 Soi 구조를 이용한 3차원 ccd 영상소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4123191A1 DE4123191A1 (de) 1992-01-16
DE4123191C2 true DE4123191C2 (de) 1997-04-10

Family

ID=19301198

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4123191A Expired - Lifetime DE4123191C2 (de) 1990-07-12 1991-07-12 Dreidimensionaler CCD-Bildwandler

Country Status (7)

Country Link
US (1) US5179428A (de)
JP (1) JP3218399B2 (de)
KR (1) KR930007532B1 (de)
DE (1) DE4123191C2 (de)
FR (1) FR2664743B1 (de)
GB (1) GB2246018B (de)
NL (1) NL194141C (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513276A (en) * 1994-06-02 1996-04-30 The Board Of Regents Of The University Of Oklahoma Apparatus and method for three-dimensional perspective imaging of objects
JP4235787B2 (ja) * 2001-10-03 2009-03-11 ソニー株式会社 固体撮像素子の製造方法
JP3881888B2 (ja) * 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
JP4039234B2 (ja) * 2002-12-25 2008-01-30 ソニー株式会社 固体撮像素子およびその電荷転送方法
GB0330134D0 (en) * 2003-12-30 2004-02-04 Univ Liverpool Charge coupled device
JP2008131169A (ja) * 2006-11-17 2008-06-05 Shimadzu Corp 撮像素子およびそれを用いた撮像装置
JP5309559B2 (ja) * 2007-12-27 2013-10-09 ソニー株式会社 固体撮像素子の製造方法
JP5971106B2 (ja) 2012-12-17 2016-08-17 株式会社デンソー 光センサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213137A (en) * 1976-11-16 1980-07-15 Hughes Aircraft Company Monolithic variable size detector
US4176369A (en) * 1977-12-05 1979-11-27 Rockwell International Corporation Image sensor having improved moving target discernment capabilities
JPS5928065B2 (ja) * 1980-03-26 1984-07-10 株式会社日立製作所 固体撮像素子の製造方法
DE3169317D1 (en) * 1980-03-31 1985-04-25 Hughes Aircraft Co Charge coupled device with buried channel stop
US4450464A (en) * 1980-07-23 1984-05-22 Matsushita Electric Industrial Co., Ltd. Solid state area imaging apparatus having a charge transfer arrangement
GB2095905B (en) * 1981-03-27 1985-01-16 Philips Electronic Associated Infra-red radiation imaging devices and methods for their manufacture
JPS5916472A (ja) * 1982-07-19 1984-01-27 Sharp Corp 固体撮像装置
GB2208256B (en) * 1983-04-15 1989-07-26 Philips Electronic Associated Infra-red radiation imaging devices and systems

Also Published As

Publication number Publication date
JP3218399B2 (ja) 2001-10-15
KR930007532B1 (ko) 1993-08-12
GB2246018B (en) 1995-01-04
FR2664743A1 (fr) 1992-01-17
FR2664743B1 (fr) 1993-08-20
NL9101223A (nl) 1992-02-03
US5179428A (en) 1993-01-12
GB9114496D0 (en) 1991-08-21
JPH06132513A (ja) 1994-05-13
DE4123191A1 (de) 1992-01-16
NL194141B (nl) 2001-03-01
NL194141C (nl) 2001-07-03
GB2246018A (en) 1992-01-15
KR920003533A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
DE3227826C2 (de)
DE3104489C2 (de)
DE3709674C2 (de)
DE3941944A1 (de) Ladungsgekoppelte vorrichtung zum verschieben von ladungen bzw. monolithischer bildwandler aus ladungsgekoppelten bausteinen und verfahren zu dessen herstellung
DE69110797T2 (de) Bildsensor.
DE3345176C2 (de) Festkörper-Bildsensor
DE4435375A1 (de) CCD-Bildsensor und Verfahren zum Herstellen desselben
DE2842346A1 (de) Bildabtaster in festkoerpertechnik
DE4413824A1 (de) Lineare Festkörper-Abbildungseinrichtung
DE4133748C2 (de) CCD-Bildsensor
DE4123191C2 (de) Dreidimensionaler CCD-Bildwandler
DE3437561A1 (de) Bildaufnahmevorrichtung
DE4425100A1 (de) Festkörper-Bildsensor
DE3506066A1 (de) Festkoerper-abbildungsvorrichtung
DE3640434C2 (de)
DE4115227A1 (de) Ccd-bildwandler
EP0026380A2 (de) Verfahren zur zeilenweisen Abtastung eines kontinuierlich bewegten Bildes unter Abtastung von Tilebildern nach dem Zeilensprungverfahren
DE2634312C2 (de) Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung
DE2939403C2 (de)
DE19620641C1 (de) Bidirektionale, horizontale Ladungsübertragungseinrichtung
DE69217708T2 (de) CCD-Bildsensorvorrichtung
DE2611771B2 (de) Verfahren zum betrieb einer cidsensormatrix
DE3213408A1 (de) Ladungsgekoppelte anordnung
DE19629898C2 (de) CCD-Festkörper-Bildsensor mit verbesserter Ladungsübertragung zum horizontalen CCD
DE4115060C2 (de) CCD-Bildsensor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: TAUCHNER, P., DIPL.-CHEM. DR.RER.NAT. HEUNEMANN, D

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8327 Change in the person/name/address of the patent owner

Owner name: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US

R071 Expiry of right
R071 Expiry of right