JPS6022881A - イメージセンサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は固体イメージセンサに関するものである。

従来固体イメージセンサはライン・センサとエリア・セ
ンサに大別されており、ラインセンサはファクシミリ等
の読み取り用に又、エムアセンサはビデオカメラ用に用
いられている。近年の情報処理機器の発展に伴ない安価
で高性能のデバイスや機器がめられてきつつある。特に
オフィス用からパーソナル、ホームへと普及するにつれ
てこの要求は高まりつつある。例えばファクシミリにし
ても２０万円以下のホーム用のものが市場投入されつつ
ある。ファクシミリにおいてはそのシステム内は読み出
し部（リード・アウト）と記録（プリント）部及び通信
系から成るが、記録部はサーマルヘッド等の開発により
、又通信系はＬＢ工の発展により、かなり低コストにな
る目途がたってきたが、リード・アウト部は複雑な光学
系とセンサ自体がコストが高いので、全体としてコスト
高になってしまう。従ってこのリードアウト部を低コス
トでしかも高性能に作り込む技術が必要である。この部
分の低コスト化が可能になると、更にファクシミリ、コ
ピーマシン、プリンタとの有機的な結合によりインテリ
ジェント機能を持たせた万能マシンとしてより高度の機
器が実現できる。このリードアウト部の６（：コスト化
９高’＆　（４１２化をｌ’Ｊ’　ｆｌｉ１３にするに
は光学系を「１（Ｉ単にできるようなイメージセンサが
必要である。このために近年読み取り対象とイメージセ
ンサを密着させる密着型のセンサが提案されている。し
かし実際には特性が不十分であったり、信頼性が劣って
いたり、又外部処理が複雑すぎてコスト的に成立しない
等の欠点があった。

従って本発明の目的は、高性能かつ十分に信頼性があり
、更には低コスト化を可能にする固体イメージセンサを
提供することにある。

第１図は本発明に用いるラインセンサのブロック１てで
ある。エレメント８がライン状ＫＮビット配ｆｉ、ｆｆ
ｉされており１つの工ｌ／メントはスキャン回路−１，
スイッチング回路２ｒ　Ｉｉａ　）’ｃ−ヒルｉηＳ３
からなる。スキャン回路１は基本的にはシフトレジスタ
であり、スイッチング回路２のス・ｆツチングトランシ
スタ４のゲート５に入力され、トランジスタ４をＯＮ　
−ＯＦ　Ｆのコントロールをする。基本動作は感光セル
部６内に−蓄えられた電荷の、照射される光量に応じた
放電量をスイッチングトランジスタ４がＯＮすることに
より出力ラインＶｏに読み出される。Ｎビットのセルが
順次スキャン回路により読み出され、各セルのシリアル
、データとして出力ライン■０に現われる。この結果各
セルに照射された光量に比例して電気量に変換されるこ
とになる。本発明の特徴はトランジスタを含めて全ての
素子が薄膜で形成されることにある。

第３図はこの回路の各部の動作波形を示しており、シフ
トレジスタ列の各出力Ｑ、、　−Ｑ、ｎが順次出力され
ると、スイッチングトランジスタが順次選択されること
に応じて、充電電流が出力ラインに出てくる。このピー
ク値が各セルの光量に対応するので、ローパスフィルタ
やピークホールド回路を通すことにより、光量に比例し
た信号レベルが得られる。

本発明に用いるスイッチング、トランジスタやシフトレ
ジスタ等の回路は、多結晶シリコンによる薄膜トランジ
スタ（ポリシリコン−ＴＰＴ　）を用い、感光体膜はア
モルファス・シリコンを用いる。この方式の利点は （］）　スイッチング・トランジスタや周辺駆動回路は
、当然光が入射されることになるが、光が入射されると
、トランジスタのＯＦＦ状態で光電流が生じ、リーク電
流を発生し、トランジスタが完全なＯＦＦにならなくな
り、この結果動作が停止したり、片：（動作したりする
。ところがポリシリコン−ＴＰＴは光の吸収はごく少な
く、光入射しても誤動作を起こさない。

（２）−力先導電膜は、光吸収が大きい方がよく、アモ
ルファスシリコン膜は最適である。

（３）　７　モ／Ｌ、ファスシリコンのデポジション法
をＨ、雰囲気でプラズマＯＶＤ法で行なうと、この時、
）■原子がポリシリコン−ＴＰＴの界面の準位を杓ち消
し、ポリシリコン−ＴＦＴのトランジスタ特性がｊｌｔ
２　Ｒ１的に改善される。従ってポリシリコン−ＴＦＴ
上にアモルファスシリコン膜をデポジットするだけで、
自動的にポリシリコンＴＰＴの性能が向上する。

第４図は、本発明による、薄膜トランジスタをホリシリ
コン、光導ｉｉをアモルファスシリコンで形成する具体
的実現例であり、（イ）は（ロ）、のＡ、Ｂ断面を示す
。ガラスやセラミックス等の材料からなる基鈑３１上に
多結晶シリコン薄膜をデポジットしてパターニングする
ことによりソース６４、チャネル３３．ドレイン３２領
域を形成する。その後熱酸化又はＯｖＤ法によりゲート
絶縁用のゲート膜３５を形成し更に例えば多結晶シリコ
ン等のゲート電極材料をデポジットしてパターニングし
てゲート３６を形成する。そしてイオン打込法により、
ソース、ドレイン電極３２　、５３としてＰ型又はＮ型
域を作る。その後層間絶縁膜、例えばシリコン酸化膜４
１をＯＶＤ法で形成しコンタクトホール３７，４３を開
孔し出力ラインとなるＡｔ配線層と感光層の下電極のＡ
Ｊａ層３２を形成する。そして全体にアモルファスシリ
コン等の感光体＃４０をＨ２雰ｇ気でプラズマＯＶＤ法
でデポジットしてその上に感光体の上電極となる工ＴＯ
等の透明電極層４２を形成する。この後必要に応じて、
電極３９上のみアモルファスシリコン膜と工Ｔｏ膜を残
してエッチ・オフする。感光体１’）／２４０は光が照
射しない状態では暗電流は１１ｔ　Ａ以下であり、光に
対しては数ＴＬＡ／１ｘＫ設定しておく。この方式は感
光体とキャパシタが両方兼ねて形成されるのが利点であ
る。感光体層４０としてアモルファスシリコンを用いる
と暗電流が非常に小さく、又光電流が多いのが特徴でこ
の）′Ｃ読み取り用に向いている。第１１図はこのアモ
ルファスシリコン膜の感光特性の代表例であり、＋！＜
ｔｔｒｔ　１１ｘ　（１ルツクス〕以下まで用いること
ができることが特徴である。第４図のように感光（４す
１グを、たで型（膜垂直ン導１ｆｉタイプの特長は感光
体層、及び上部電極のエツチング、オフが不要で、単に
膜をデポジットすればよいという簡単さにある。

ｒａ゛ｓ　５図は本発明の他の方式例である。これは感
光体層を４１η型（膜水平）導電タイプを用いるもので
ある。（イ）は（ロ）のＣＤ断面であり、形成プロセス
に従って説明する。基板５１上にトランジスタとキャパ
シタを形成するシリコン薄膜をＣＶＤ法で形成しバター
ニングの後にゲート酸化膜５５を形成する。その後電荷
蓄積用キャパシタの下部電極部５４にはＮ又はＰ型層を
イオン打込により形成しておく。その後結晶シリコン等
のゲート電極５６とキャパシタの上部電極５７を形成し
てから、更にもう１回イオン打込みを実施するとＮ又は
Ｐ型のソース域５２．負性領域のチャネル部５３．ドレ
イン域６１とゲート電極５６よりなるスイッチングトラ
ンジスタ部と下部電極５４゜上部電極６２と絶縁［５５
からなるキャパシタが形成される。その後層間絶縁膜５
８をデポジットしてからコンタクトホール６０，６１，
６２を１７Ｈ孔し、出力ラインとなるＡｔ配線６３と感
光体層５２を形成する。感光体層はＯｄｅやアモルファ
スシリコン等の光に対して敏感な半導体月料であり、キ
ャパシタと並列に配置されている。この結果光が照射さ
れていない時は感光体層５９は非常に高抵抗であり、キ
ャパシタに蓄積された電荷を放電することはないが、光
が照射されるとキャパシタの電荷を放電するので、スイ
ッチングトランジスタが０１１した時充電電流を生じる
ことになり、この結果光量が電気量に変換される。この
第５図に示ず方法の特徴は、感光体膜を横型導電性とし
て用いることにより、上下の電極が不要となることと、
膜のピンホールが多くても使用可能なことにある。

第６図と第７図は本発明の他の実施例であり、第４図の
構造に対し光導電膜を薄い絶縁膜上に形ｆｌ、　ｔ、て
いる。即ち第４図の構造において光導電膜となるアモル
ファスシリコン膜４０をＡ　ｔ　電ｇ３３９上に形成す
る際、ＡｔがアモルファスシリコンＪｌｕ中に拡散して
膜が破壊されるのを防ぐと共に、Ａｔ電極（［１１１か
らアモルファスシリコン膜への空乏層の広がりを押えて
耐圧を向上させるため、Ａ１　’ｉｉＬ極上にＳｉＯ□
や８ｉ、Ｎ４　等の絶縁膜でカバーしてからアモルファ
スシリコン膜を形成するものである。この結果等価的に
は第６図のようにこの絶縁膜は容量６６として、トラン
ジスタ６５と光導電膜の等価抵抗６８及び容量６７の間
に入るが、動作上は差し支えなく、むしろＡＣ結合にな
るので信号は扱いやすくなる。第７図はこの構造例であ
り、基板７０上にトランジスタのソース、ドレイン層７
１．７５とチャネル７２．及びゲート絶縁膜７４．ゲー
ト電極７５を、ポリシリコンＴＰＴとして形成する。そ
の後層間のｓｌｏ。

膜８３を形成後、ソース、ドレイン部のコンタクトホー
ル７６．７７を開孔する。この後Ａｔ、ＡｔＢ１や、又
ヒルロックのない滑らかな膜としてはＡ　Ｌ　−８１−
Ｏｕを形成し、エツチング後パスラインｖＯへの引き出
し配線７８と電極７９を形成する。この後絶縁膜８０、
例えば常圧ＣＶＤ法により８１０．膜を約１０００〜３
０００Ｘデポジツトして、この後アモルファスシリコン
膜８１と透明導電膜、例えば工ＴＯ膜８２を形成する。

又必要に応じて図の如く、光導電部のみ工ＴＯ膜８２を
残してエツチングオンし、更にこの残った工ＴＯ膜をマ
スクに、アモルファスシリコンのエツチングを行う。又
絶縁膜８０として、プラズマＣＶＤ法によりＳｉ、Ｎ、
や８１Ｎ、８１０．を形成して、ガスを切）換えて連続
してアモルファスシリコン膜８１をデポジットすると工
程が簡便になる。

本発明に用いるスキャン回路はある程度の速いスピード
が要求される。例えばエレメント数が１０００で、読み
出しサイクルが１ｒｎｓｅｃとすると、スキャン、スピ
ードはＩＭＨｚ’である。このためスキャン回路は高速
で動作可能のシフトレジスタと、それを構成するトラン
ジスタが要求される。

このため移動度を大きくできるポリシリコンＴＰＴでス
キャン回路を形成することがよい。

第１２［ＮはポリシリコンＴＰＴを用いたＮ　−Ｍｏ５
（ｐチャネルでもよいλによるスキャン回路の一例であ
る。セル１１６内にはトランスファートランジスタ１１
１１書き込みトランジスタ１１３、プートストラップ容
量となるトランジスタ１１２、及びプルダウントランジ
スタｉ　１５　＊％ｆ、荷消去用トランジスタ１１４が
らなり、スタートパルスｓｐとクロックφ１　ｌφ２に
より、第１３図のように動作する。Ｔ出力又は８出力を
感光セルのスイッチングトランジスタのゲート入力とす
る。この方式はブートストラップ回路をＴＰＴにより構
成できるので、バルク上のＭＯＳ）ランジスタに比し、
基板が絶縁物であるので、プートストラップ容量の可変
比が大きくとれ、この結果ステンアップされる電圧が大
きく、Ｓ出力の立ち上がりスピードが改良される。又ト
ランジスタ１１３にはバルクＭＯ８のようにバックチャ
ネル効果がないので、電圧上昇に伴なうシキイ値電圧の
上昇がなく　、’８出力の出力を早く立ぢ上げられると
いう利点がある。ここに用いるＴＰＴは第９図に示すＰ
チャネルかＮチャネル、いずれかのトランジスタを用い
て実現できる。

第８図は０−ＭＯ８構成のスキャン回路の１例であり、
１エレメント分を示している。Ｐチャネル薄膜トランジ
スタ（Ｐ−ＴＦＴン９０〜９３とＮチャネル薄膜トラン
ジスタ（Ｎ−ＴＰＴ）９４〜９７により形成される。第
９図はこのＣＭＯｎ−ＴＰＴの構造例であり、基板１０
０上に第１層目のシリコン薄Ｎ１０１を形成後、ゲート
酸化膜１０２を形成この後ゲート電極１０６を形成する
。

この後Ｐチャネルトランジスタ１０４にはボロンイオン
を、Ｎチャネルトランジスタ１０５にはリン又はヒ素イ
オン打込むと各々のトランジスタができる。このように
ＴＰＴの場合、従来の単結晶ウェハによるイメージセン
サに比し、単にイオン打込み工程を１回のみ追加すると
モノチャネルデバイス（Ｎ−ＭＯＳ又はＰ−ＭＯＳ）か
ら０ＭＯ８ができることが大きな特徴である。これは１
つにはチャネル領域がＰ型でもＮ型でも不純物を含まな
い真性領域を共通に用いていることによる。

本発明に用いるトランジスタ（ＴＰＴ）はスキャン回路
においても、スイッチングトランジスタにおいてもスピ
ードが要求され、即ちトランジスタの特性を改良する必
要がある。本発明に用いるトランジスタ部の形成プロセ
スの１例として熱酸化膜をゲート絶縁膜として用いると
良好なトランジスタ特性が得られる。第１層目のチャネ
ル部とソース、ドレインを構成する不純物を含まないシ
リコン薄膜を減圧ＣＶＤ法により５７０℃のデポジショ
ン温度にて約２０００〜５０００＾形成し、バターニン
グの後、１１００℃〜１１５０℃にてＯ７雰囲気で熱酸
化して、約１５００Ｘの良好なゲート絶縁膜を形成する
と同時に第１層目のシリコン薄膜のグレインを成長させ
て良好な多結晶とさせる。この後Ｎ＋　ドープされた多
結晶シリコンのゲート電極を形成し、その後ゲート電極
をマスクにしてＰイオンをｌＸ１０”／ｌｉのドープ量
で打込むとチャネルのみ真性領域として残る。この後、
Ｈｘ　プラズマ処理を実施すると特性がより改良される
。第４図、第５図、第７図の方式において感光体膜とし
てアモルファスシリコンを用いる際、水素ベースのプラ
ズマＯＶＤで行なうと、Ｍ時Ｋ　Ｔ　Ｆ　ＴもＨ，プラ
ズマ処理が自動的に施こされる。又第７図の方式でも別
個に行なうことは可能である。第１０図はこのような工
程を経て得られたＮ−ＴＦＴの特性例であり、チャネル
・キャリア移動度は約８０　ｃｍ２／　Ｖ・ｓｅｃであ
り、単結晶シリコンの約１１５という良好な特性である
。又１０００１ｘのもとでも、光リークはほとんど増加
せず、光照射のもとでも安定動作が可能である。このト
ランジスタを用いて構成したスキャン回路は約２〜５Ｍ
Ｈｚで動作し、十分な高速性が得られる。又スイッチン
グトランジスタのスイッチングスピードは１００ｒＬｓ
ｅｃ以下である。

本発明は前に述べたようにポリシリコンの薄膜トランジ
スタによりスキャン回路、スイッチング回路を構成し、
更にアモルファス・シリコンを感光体層として用いるも
のであり、次の利点がある（１）絶縁物基板上に簡単な
プロセスにより構成されるので、単結晶シリコンのよう
にサイズ的な制限がなく、１０α〜３０６ｎの密着型セ
ンナが可能になり、低コスト化が実現する。

（２）　スキャン回路とスイッチング回路を内蔵するこ
とにより外部との配録はたかだか１０本位で済み、実装
コストが大幅に低減される。又出力ラインは絶縁物上に
配置されるので浮遊容量が非常に小さく、出力信号の振
幅が使用電源電圧までとれ、Ｓ／Ｎが大幅に改善される
と共に後続に複雑なアンプがなくても十分なシグナルレ
ベルが保証され、印画される像がきれいになる。

（３）トランジスタとして多結晶シリコンＴＰＴの採用
により、スイッチングのスピードが向上し、又信頼性、
安定性が大幅に改善される。又０Ｍ０日化が容易である
のでスキャン回１路に応用すると動作スピードや消費電
力が良好な値が得られる。又プロセスが簡単であり、低
コスト化が容易である。

（４）感光体層か薄膜化されるので、単結晶シリコンの
ようにライフタイムの分布による感光バラツキが押えら
れ、センサのライン方向の感度分布が大幅に低減する。

本発明はこのように、高性能かつ高信頼度で低コストの
固体イメージセンサを実現できるもので、その効果は多
大なものである。

【図面の簡単な説明】

第１図は本発明に用いる固体イメージセンサのブロック
図であり、第２図はその具体的回路図であり、更に第３
図はその動作波形を示す図である。 εｉ’ｓ　４　ｒ’ｌＪ　（イ）、（ロ）、第５図（イ
）、（ロ）、第７図は本発明の具体的構造例を示す図で
あり、第６図は＆″；７図の回路１Δである。 ６′Ｎ８図、第１２図はスキャン回路の１例を示す図で
あり、第９図はＯＭ　Ｏ８Ｔ　Ｐ　Ｔの構造例を示すし
１である。又第１３図は第１２図の動作波形を示す図で
ある。 第１０図は本発明に用いるＮ−ＴＰＴの特性例、第１１
図は感光体１ｕの光特性である。 以　上 出願人　株式会社諏訪精工舎 代理人　弁理士　最上　務 第１図 、１０ ＬｘＨ Ｑ今 第　３Ｉ’１ （ａｌ 第５図 第７１”イ１ 第８図 第１０図　第１１図− 第１２図 第１５図

Claims (1)

【特許請求の範囲】
1. 薄膜トランジスタ（ＴＰＴ）より構成されるスキャン回
   路、前記スキャン回路の出力により制御されるＴＰＴよ
   りなるスイッチング回路、前記スイッチング回路に接続
   される半導体光導電膜からなるイメージセンサにおいて
   、前記薄膜トランジスタのチャネルはポリシリコン簿膜
   であり、かつ前記半泡体光導電１漠はアモルファスシリ
   コンＶｊ膜であることを特徴とする固体イメージセンサ
   。