JPS61127030A - インテルヘキサ・オブジエクト即時変換処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自装置内の他プログラムモジュールあるいは
他装置からインテルヘキサ形式で記述されたデータを任
意のデータ長で分割されて受領するシステムであって、
インテルヘキサ形式の任意のコード間で区切れたデータ
を受領する可能性を有するシステムにおけるインテルヘ
キサ・オブジェクト変換処理方式に関する。

〔従来の技術〕

任意のデータ長で分割されたインテルヘキサ形式のデー
タをオブジェクトに変換し、指定された格納番地に格納
する処理において、コロンを表わすキャラクタコードか
らチェックサムまでのデータの途中で分割された場合に
おいて、続くデータを受領し、かつインテルヘキサ形式
が！！４ａされた状態においてインテルヘキサｅオブジ
ェクト変換処理が実行される。

〔発明が解決しようとする問題点〕

上述した従来のインテルヘキサ・オブジェクト変換処理
方式は、インテルヘキサ形式のデータが１ブロック揃っ
た状態でのみ変換処理を実行するので、送り側で対処す
る場合、送り側でのバッファリングとインテルヘキサ形
式認識処理が必要であり、またインテルヘキサ形式デー
タにおけるコード数および受渡しデータバイト長がプロ
グラムにより固定となり、システムに対する汎用性がな
くなるという問題点を有し、また受領側で対処する場合
、受領バッファを複数面必要とし、バッファ管理が複雑
化するという問題点を有している。

〔問題点を解決するための手段〕

本発明は、データを変換し格納するプログラムを機能分
割し、各機能プログラムの実行終了時に、その処理で更
新した引継情報を引継情報記憶領域の所定位置に格納し
、次のＪａ、ｆａプログラムへ制御を移す過程において
変換すべきデータの終了点を識別し、終了点を認識した
場合にのみ引継データ格納処理プログラムへ分岐し、変
換後１バイトとなる２バイ・トコードの間で区切れてい
た場合、最後のコードを引継データとして引継情報記憶
領域の所定位置に格納し、分岐点情報を次期変換処理開
始点記憶領域に格納し、分割受領したインテルヘキサ形
式のデータ変換処理を終了し、次に、続くデータを受領
した時点で、次期変換処理開始点記憶領域と引継情報記
憶領域を参照し、引継データが存在する場合、データ引
継処理を実行したのち前受領データで終了した変換処理
の続きの処理を実行することにより達成される。

〔実施例〕

本発明の実施例について図面を参照しながら説明する。

８３図は本発明によるインテルヘキサ・オブジェクト即
時変換処理方式が通用されたシステムの構成図である。

′ 装置Ａ（自装置）はマイクロプロセッサユニットＭＰＵ
Ａとドライバ／レシーバＤＲＲＡを有し、装置Ｂ（他装
置）はマイクロプロセッサユニツ）　ＭＰＵＢとドライ
バ／レシーバＤＩ？ＲＢとフロッピーディスクにインテ
ルヘキサ形式のデータが格納されているフロッピーディ
スク二二一、）ＦＤＤとフロッヒーティスク制御ユニッ
トＦＯＧを有しており、装置Ａと装置Ｂの間は固定デー
タ長のフレームでデータの送受信が行なわれる。

装置ＢはフロッピーディスクユニットＦＤ［ｌの制御プ
ログラムを有しており、装置ＡからのＩＰＬ要求に対し
フロッピーディスクから格納されているインテルヘキサ
形式のデータを１セクタ（２５６Ｂ）単位で読出し、■
セクタ読出す毎にフレームを構成し、装置Ａに送信する
。装置Ａは、インテルヘキサ・オブジェクト即時変換処
理プログラムを有しており、装置Ｂからのインテルヘキ
サ形式のキャラクタデータを受信すると、このインテル
ヘキサ・オブジェクト即時変換処理プログラムを起動し
、装置Ａ内の記憶領域へオブジェクトを格納する。

第１図は第３図に示したシステムにおいて実行されるＩ
ＰＬ処理における本発明の一実施例を示すフローチャー
ト、第２図は引継情報記憶領域のメモリマツプである。

インテルヘキサ・オブジェクト即時変換処理プログラム
が起動されると、引継情報記憶領域の所定位置に、変換
すべきデータが存在するバッファの先頭番地を格納し、
次期変換処理開始点記憶領域を参照し、記憶されている
変換処理開始点よりプログラムを実行すべく制御を移す
（処理１）。

この過程において、引継情報記憶領域の所定位置から引
継データ情報を取り出し、引継データが存在する場合に
のみ、変換すべきデータが存在するバッファの先頭番地
の１番地前の記憶領域に引継データを格納し、引継情報
記憶領域の所定位置に記憶しているデータ読出し番地を
１減算する（処理１１）。

処理２、処理３、処理４−１、処理４−２、処理５、処
理６、処理７及び処理８は、インテルヘキサ形式からオ
ブジェクトに変換し、指定された記憶領域に順次格納す
る一連の処理プログラムで。

処理２は引継情報記憶領域の所定位置からデータ読出し
番地を取り出し、このデータ読出し番地に存在するデー
タがキャラクタコード７Ａ　（セミコロン）であるかど
うかを監視し、キャラクタコード７Ａでない場合は異常
処理（処理１２）へ制御を移し、キャラクタコード７Ａ
である場合はデータ読出し番地に１を加算し、このデー
タ読出し番地を引継情報記憶領域の所定位置に格納する
。処理３は、引継情報記憶領域の所定位置からデータ読
出し番地を取り出し、このデータ読出し番地に存在する
データを２バイト取り出し、キャラクタコードをビット
イメージに変換し、コード数として引継情報記憶領域の
所定位置に格納し、データ読出し番地に２を加算し、引
継情報記憶領域の所定位置に格納する。処理４−１は引
継情報記憶領域の所定位置からデータ読出し番地を取り
出し、このデータ読出し番地に存在するデータを２バイ
ト取り出し、キャラクタコードをビットイメージに変換
し、変換済データ書込番地（Ｌ）として引継データ記憶
領域め所定位置に格納し、データ読出し番地に２を加算
し、引継データ記憶領域の所定位置に格納する。

処理４−２は、引継情報記憶領域の所定位置からデータ
読出し番地を取り出し、データ読出し番地に存在するデ
ータを２バイト取り出し、キャラクタコードをビットイ
メージに変換し、変換済データ書込番地（Ｈ）として引
継データ記憶領域の所定位置に格納し、データ読出し番
地に２を加算し、引継データ記憶領域の所定位置に格納
する。

処理５は、引継情報記憶領域の所定位置から。

データ読出し番地を取り出し、このデータ読出し番地に
存在するデータを２バイト取り出し、キャラクタが００
であるかＯｌであるかを判定し、０１である場合は処理
を終了し、００である場合はデータ読出し番地に２を加
算し、引継情報記憶領域の所定位置に格納する。処理６
は、引継情報記憶領域の所定位置からデータ読出し番地
、変換済データ書込番地およびコード数を取り出し、デ
ータ読出し番地に存在するデータを２バイト取り出して
キャラクタコードをビットイメージに変換し、変換済デ
ータを変換済データ書込番地に格納し、データ読出し番
地に２を加算し、コード数を２減算し、変換済データ書
込番地に１を加算し、それぞれ引継情報記憶領域の所定
位置に格納する。処理７は、コード数がＯでないかどう
かを監視しＯでなければ処理６へ制御を移す、処理８は
、引継情報記憶領域の所定位置からデータ読出し番地を
取り出し、このデータ読出し番地に存在するデータを２
バイト取り出してキャラクタコードをビットイメージに
変換し、チェックサムの正常性を確認し、データ読出し
番地に２を加算し、引継情報記憶領域の所定位置に格納
する。チェックサムの計算は引継情報記憶領域の所定位
置で、処理３〜６°　において実行される。

引継データ処理（処理１１）を実行後、処理ｌによって
求められた次期変換処理開始点からこの一連の変換処理
を実行し、各処理終了後、未変換データのバイト数を監
視し、未変換データが存在しないか、あるいは１バイト
である場合に引継データ格納処理（処理９）へ制御を移
し、未変換データが存在する場合にのみ引継データを引
継情報記憶領域の所定位置に格納し、次期変換処理開始
点格納処理（処理１０）へ制御を移す、処理ｌＯにおい
て一連の変換処理から分岐する直前で実行した処理の次
に続く処理の処理状態番号を次期変換処理開始点として
、次期変換処理開始点記憶ｍ域に格納し、インテルヘキ
サ・オブジェクト即時変換処理を終え次のデータを受信
するのを待つ。

〔発明の効果〕

以上説明したように本発明によれば、インテルヘキサ形
式で記述されたデータをビットパターンに変換し、指定
された記憶領域に格納するプログラムにおいて、他装置
あるいは自装置内における他プログラムモジュールから
インテルヘキサ形式で記述されたデータを分割受領する
場合において、送り側、受領側共にインテルヘキサ形式
を意識する必要がなくなり、転送する際のデータ長の制
約がなくなり、送受信インタフェースに対する汎用性が
生まれ、また、バッファを複数面使用する必要がなくな
り、経済的な構成がとれる。

【図面の簡単な説明】

第１図は本発明のインテルヘキサ拳オブジェクト即時変
換処理方式を実現したプログラムの概要フローチャート
、第２図は引継情報記憶領域のメモリマツプ、第３図は
第１図のプログラムを使用するハードウェアの構成図で
ある。 ＭＰＵＡ　、　ＭＰＵＢ・・・マイクロプロセッサユニ
ットＤＲＲＡ　、　ＤＲＲＢ・・・ドライバ／レシーバ
ＦＤＣ・・・フロッヒーティスク制御ユニットＦＤ口・
・・フロッピーディスクユニット第２図 第３図 手続補正書（自発）

Claims (1)

1. 【特許請求の範囲】 自装置内の他プログラムモジュールあるいは他装置から
   インテルヘキサ形式で記述されたデータを任意のデータ
   長で分割されて受領するシステムであって、インテルヘ
   キサ形式の任意のコード間で区切れたデータを受領する
   可能性を有するシステムにおいて、 データを変換し格納するプログラムを機能分割し、各機
   能プログラム実行の終了時に、その処理で更新された情
   報を引継情報記憶領域の所定位置に格納し、次の機能プ
   ログラムへ制御を移す過程において、変換すべきデータ
   の終了点を識別し、終了点を認識した場合にのみ引継デ
   ータ格納処理プログラムへ分岐し、変換後１バイトとな
   る２バイトコードの間で区切れた場合引継データとして
   引継情報記憶領域の所定位置に格納し、分岐点情報を次
   期変換処理開始点記憶領域に格納し、分割受領したイン
   テルヘキサ形式のデータ変換を終了し、次に続くデータ
   を受領した時点で次期変換処理開始点記憶領域と引継情
   報記憶領域を参照し、引継データが存在する場合、デー
   タ引継処理を実行したのち前受領データで終了した変換
   処理の続きの処理を実行することを特徴とするインテル
   ヘキサ・オブジェクト即時変換処理方式。