JPH0145091B2 - - Google Patents

Info

Publication number
JPH0145091B2
JPH0145091B2 JP25020984A JP25020984A JPH0145091B2 JP H0145091 B2 JPH0145091 B2 JP H0145091B2 JP 25020984 A JP25020984 A JP 25020984A JP 25020984 A JP25020984 A JP 25020984A JP H0145091 B2 JPH0145091 B2 JP H0145091B2
Authority
JP
Japan
Prior art keywords
data
storage area
intel
takeover
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP25020984A
Other languages
English (en)
Other versions
JPS61127030A (ja
Inventor
Takashi Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP25020984A priority Critical patent/JPS61127030A/ja
Publication of JPS61127030A publication Critical patent/JPS61127030A/ja
Publication of JPH0145091B2 publication Critical patent/JPH0145091B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自装置内の他プログラムモジユール
あるいは他装置からインテルヘキサ(インテル社
仕様のヘキサ記号)形式で記述されたデータを任
意のデータ長で分割されて受領するシステムであ
つて、インテルヘキサ形式の任意のコード間で区
切れたデータを受領する可能性を有するシステム
におけるインテルヘキサ・オブジエクト変換処理
方式に関する。
〔従来の技術〕
任意のデータ長で分割されたインテルヘキサ形
式のデータをオブジエクトに変換し、指定された
格納番地に格納する処理において、コロンを表わ
すキヤラクタコードからチエツクサムまでのデー
タの途中で分割された場合において、続くデータ
を受領し、かつインテルヘキサ形式が整備された
状態においてインテルヘキサ・オブジエクト変換
処理が実行される。
〔発明が解決しようとする問題点〕
上述した従来のインテルヘキサ・オブジエクト
変換処理方式は、インテルヘキサ形式のデータが
1ブロツク揃つた状態でのみ変換処理を実行する
ので、送り側で対処する場合、送り側でのバツフ
アリングとインテルヘキサ形式認識処理が必要で
あり、またインテルヘキサ形式データにおけるコ
ード数および受渡しデータバイト長がプログラム
により固定となり、システムに対する汎用性がな
くなるという問題点を有し、また受領側で対処す
る場合、受領バツフアを複数面必要とし、バツフ
ア管理が複雑化するという問題点を有している。
〔問題点を解決するための手段〕
本発明は、データを変換し格納するプログラム
を機能分割し、各機能プログラムの実行終了時
に、その処理で更新した引継情報を引継情報記憶
領域の所定位置に格納し、次の機能プログラムへ
制御を移す過程において変換すべきデータの終了
点を識別し、終了点を認識した場合にのみ引継デ
ータ格納処理プログラムへ分岐し、変換後1バイ
トとなる2バイトコードの間で区切れていた場
合、最後のコードを引継データとして引継情報記
憶領域の所定位置に格納し、分岐点情報を次期変
換処理開始点記憶領域に格納し、分割受領したイ
ンテルヘキサ形式のデータ変換処理を終了し、次
に、続くデータを受領した時点で、次期変換処理
開始点記憶領域と引継情報記憶領域を参照し、引
継データが存在する場合、データ引継処理を実行
したのち前受領データで終了した変換処理の続き
の処理を実行することにより達成される。
〔実施例〕
本発明の実施例について図面を参照しながら説
明する。
第3図は本発明によるインテルヘキサ・オブジ
エクト即時変換処理方式が通用されたシステムの
構成図である。
装置A(自装置)はマイクロプロセツサユニツ
トMPUAとドライバ/レシーバDRRAを有し、装
置B(他装置)はマイクロプロセツサユニツト
MPUBとドライバ/レシーバDRRBとフロツピー
デイスクにインテルヘキサ形式のデータが格納さ
れているフロツピーデイスクFDDとフロツピー
デイスク制御ユニツトFDCを有しており、装置
Aと装置Bの間は固定データ長のフレームでデー
タの送受信が行なわれる。
装置BはフロツピーデイスクユニツトFDDの
制御プログラムを有しており、装置AからのIPL
要求に対しフロツピーデイスクから格納されてい
るインテルヘキサ形式のデータを1セクタ
(256B)単位で読出し、1セクタ読出す毎にフレ
ームを構成し、装置Aに送信する。装置Aは、イ
ンテルヘキサ・オブジエクト即時変換処理プログ
ラムを有しており、装置Bからのインテルヘキサ
形式のキヤラクタデータを受信すると、このイン
テルヘキサ・オブジエクト即時変換処理プログラ
ムを起動し、装置A内の記憶領域へオブジエクト
を格納する。
第1図は第3図に示したシステムにおいて実行
されるIPL処理における本発明の一実施例を示す
フローチヤート、第2図は引継情報記憶領域のメ
モリマツプである。
インテルヘキサ・オブジエクト即時変換処理プ
ログラムが起動されると、引継情報記憶領域の所
定位置に、変換すべきデータが存在するバツフア
の先頭番地を格納し、次期変換処理開始点記憶領
域を参照し、記憶されている変換処理開始点より
プログラムを実行すべく制御を移す(処理1)。
この過程において、引継情報記憶領域の所定位置
から引継データ情報を取り出し、引継データが存
在する場合にのみ、変換すべきデータが存在する
バツフアの先頭番地の1番地前の記憶領域に引継
データを格納し、引継情報記憶領域の所定位置に
記憶しているデータ読出し番地を1減算する(処
理11)。
処理2、処理3、処理4−1、処理4−2、処
理5、処理6、処理7及び処理8は、インテルヘ
キサ形式からオブジエクトに変換し、指定された
記憶領域に順次格納する一連の処理プログラム
で、処理2は引継情報記憶領域の所定位置からデ
ータ読出し番地を取り出し、このデータ読出し番
地に存在するデータがキヤラクタコード7A(コ
ロン)であるかどうかを監視し、キヤラクタコー
ド7Aでない場合は異常処理(処理12)へ制御を
移し、キヤラクタコード7Aである場合はデータ
読出し番地に1を加算し、このデータ読し番地を
引継情報記憶領域の所定位置に格納する。処理3
は、引継情報記憶領域の所定位置からデータ読出
し番地を取り出し、このデータ読出し番地に存在
するデータを2バイト取り出し、キヤラクタコー
ドをビツトイメージに変換し、コード数として引
継情報記憶領域の所定位置に格納し、データ読出
し番地に2を加算し、引継情報記憶領域の所定位
置に格納する。処理4−1は引継情報記憶領域の
所定位置からデータ読出し番地を取り出し、この
データ読出し番地に存在するデータを2バイト取
り出し、キヤラクタコードをビツトイメージに変
換し、変換済データ書込番地(L)として引継データ
記憶領域の所定位置に格納し、データ読出し番地
に2を加算し、引継データ記憶領域の所定位置に
格納する。
処理4−2は、引継情報記憶領域の所定位置か
らデータ読出し番地を取り出し、データ読出し番
地に存在するデータを2バイト取り出し、キヤラ
クタコードをビツトイメージに変換し、変換済デ
ータ書込番地(H)として引継データ記憶領域の所定
位置に格納し、データ読出し番地に2を加算し、
引継データ記憶領域の所定位置に格納する。
処理5は、引継情報記憶領域の所定位置から、
データ読出し番地を取り出し、このデータ読出し
番地に存在するデータを2バイト取り出し、キヤ
ラクタコードが00であるか01であるかを判定し、
01である場合は処理を終了し、00である場合はデ
ータ読出し番地に2を加算し、引継情報記憶領域
の所定位置に格納する。処理6は、引継情報記憶
領域の所定位置からデータ読出し番地、変換済デ
ータ書込番地およびコード数を取り出し、データ
読出し番地に存在するデータを2バイト取り出し
てキヤラクタコードをビツトイメージに変換し、
変換済データを変換済データ書込番地に格納し、
データ読出し番地に2を加算し、コード数を2減
算し、変換済データ書込番地に1を加算し、それ
ぞれ引継情報記憶領域の所定位置に格納する。処
理7は、コード数が0でないかどうかを監視し0
でなければ処理6へ制御を移す。処理8は、引継
情報記憶領域の所定位置からデータ読出し番地を
取り出し、このデータ読出し番地に存在するデー
タを2バイト取り出してキヤラクタコードをビツ
トイメージに変換し、チエツクサムの正常性を確
認し、データ読出し番地に2を加算し、引継情報
記憶領域の所定位置に格納する。チエツクサムの
計算は引継情報記憶領域の所定位置で、処理3〜
6において実行される。
引継データ処理(処理11)を実行後、処理1に
よつて求められた次期変換処理開始点からこの一
連の変換処理を実行し、各処理終了後、未変換デ
ータのバイト数を監視し、未変換データが存在し
ないか、あるいは1バイトである場合に引継デー
タ格納処理(処理9)へ制御を移し、未変換デー
タが存在する場合にのみ引継データを引継情報記
憶領域の所定位置に格納し、次期変換処理開始点
格納処理(処理10)へ制御を移す。処理10におい
て一連の変換処理から分岐する直前で実行した処
理の次に続く処理の処理状態番号を次期変換処理
開始点として、次期変換処理開始点記憶領域に格
納し、インテルヘキサ・オブジエクト即時変換処
理を終え次のデータを受信するのを待つ。
〔発明の効果〕
以上説明したように本発明によれば、インテル
ヘキサ形式で記述されたデータをビツトパターン
に変換し、指定された記憶領域に格納するプログ
ラムにおいて、他装置あるいは自装置内における
他プログラムモジユールからインテルヘキサ形式
で記述されたデータを分割受領する場合におい
て、送り側、受領側共にインテルヘキサ形式を意
識する必要がなくなり、転送する際のデータ長の
制約がなくなり、送受信インタフエースに対する
汎用性が生まれ、また、バツフアを複数面使用す
る必要がなくなり、経済的な構成がとれる。
【図面の簡単な説明】
第1図は本発明のインテルヘキサ・オブジエク
ト即時変換処理方式を実現したプログラムの概要
フローチヤート、第2図は引継情報記憶領域のメ
モリマツプ、第3図は第1図のプログラムを使用
するハードウエアの構成図である。 MPUA,MPUB……マイクロプロセツサユニツ
ト、DRRA,DRRB……ドライバ/レシーバ、
FDC……フロツピーデイスク制御ユニツト、
FDD……フロツピーデイスクユニツト。

Claims (1)

  1. 【特許請求の範囲】 1 自装置内の他プログラムモジユールあるいは
    他装置からインテルヘキサ形式で記述されたデー
    タを任意のデータ長で分割されて受領するシステ
    ムであつて、インテルヘキサ形式の任意のコード
    間で区切れたデータを受領する可能性を有するシ
    ステムにおいて、 データを変換し格納するプログラムを機能分割
    し、各機能プログラム実行の終了時に、その処理
    で更新された情報を引継情報記憶領域の所定位置
    に格納し、次の機能プログラムへ制御を移す過程
    において、変換すべきデータの終了点を識別し、
    終了点を認識した場合にのみ引継データ格納処理
    プログラムへ分岐し、変換後1バイトとなる2バ
    イトコードの間で区切れた場合引継データとして
    引継情報記憶領域の所定位置に格納し、分岐点情
    報を次期変換処理開始点記憶領域に格納し、分割
    受領したインテルヘキサ形式のデータ変換を終了
    し、次に続くデータを受領した時点で次期変換処
    理開始点記憶領域と引継情報記憶領域を参照し、
    引継データが存在する場合、データ引継処理を実
    行したのち前受領データで終了した変換処理の続
    きの処理を実行することを特徴とするインテルヘ
    キサ・オブジエクト即時変換処理方式。
JP25020984A 1984-11-27 1984-11-27 インテルヘキサ・オブジエクト即時変換処理方式 Granted JPS61127030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25020984A JPS61127030A (ja) 1984-11-27 1984-11-27 インテルヘキサ・オブジエクト即時変換処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25020984A JPS61127030A (ja) 1984-11-27 1984-11-27 インテルヘキサ・オブジエクト即時変換処理方式

Publications (2)

Publication Number Publication Date
JPS61127030A JPS61127030A (ja) 1986-06-14
JPH0145091B2 true JPH0145091B2 (ja) 1989-10-02

Family

ID=17204441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25020984A Granted JPS61127030A (ja) 1984-11-27 1984-11-27 インテルヘキサ・オブジエクト即時変換処理方式

Country Status (1)

Country Link
JP (1) JPS61127030A (ja)

Also Published As

Publication number Publication date
JPS61127030A (ja) 1986-06-14

Similar Documents

Publication Publication Date Title
US6954806B2 (en) Data transfer apparatus and method
US6687763B2 (en) ATAPI command receiving method
US7164689B2 (en) Multi-initiator control unit and method
JPH0145091B2 (ja)
JPH0221619B2 (ja)
JPS6335139B2 (ja)
US5603057A (en) System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages
JP3307331B2 (ja) ネットワークファイルシステムのデータ転送方法
JP3064688B2 (ja) データ受信装置
US5692218A (en) System for transferring data between input/output devices having separate address spaces in accordance with initializing information in address packages
JP4164270B2 (ja) サーボコントローラ
JPH02234256A (ja) ダウンロード方式
JPS61251252A (ja) デ−タ転送処理方法
JPH07281994A (ja) バス中継装置
JP2707770B2 (ja) リモートチャネルシステムのデータチェイン制御方法
JP2924232B2 (ja) コマンドチェック装置
JP3146864B2 (ja) 単方向ループ型伝送回路
JPH0817401B2 (ja) Lan接続システム
JPS6019023B2 (ja) デ−タ処理装置
JPS6118058A (ja) デ−タ転送方式
JPH0228180B2 (ja)
JPH06195303A (ja) データ転送記憶装置
JPH0471224B2 (ja)
JPH04314157A (ja) 通信装置
JPH0253815B2 (ja)