JPS61114582A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61114582A JPS61114582A JP23605684A JP23605684A JPS61114582A JP S61114582 A JPS61114582 A JP S61114582A JP 23605684 A JP23605684 A JP 23605684A JP 23605684 A JP23605684 A JP 23605684A JP S61114582 A JPS61114582 A JP S61114582A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- source
- drain
- film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 150000001875 compounds Chemical class 0.000 claims abstract description 16
- 230000010287 polarization Effects 0.000 claims abstract description 15
- 230000005684 electric field Effects 0.000 claims abstract description 11
- 239000000969 carrier Substances 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims description 14
- 108091006146 Channels Proteins 0.000 abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 12
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract description 6
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 229910005091 Si3N Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002603 single-photon emission computed tomography Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特にそのチャネル領域におけるキ
ャリアのドリフト速度が圧電分極効果によって増大され
た化合物半導体電界効果トランジスタに関する。
ャリアのドリフト速度が圧電分極効果によって増大され
た化合物半導体電界効果トランジスタに関する。
マイクロエレクトロニクスは現代産業進展の基盤となり
、また社会生活に大きい影響を与えている。現在このマ
イクロエレクトロニクスの主役はシリコン（Ｓｉ）半導
体装置であって、トランジスタ素子の微細化によって高
速化と集積度の増大に大きい効果をあげている。
、また社会生活に大きい影響を与えている。現在このマ
イクロエレクトロニクスの主役はシリコン（Ｓｉ）半導
体装置であって、トランジスタ素子の微細化によって高
速化と集積度の増大に大きい効果をあげている。
更にシリコンの物性に基づく限界を超える動作速度の向
上などを実現するために、キャリアの移動度がシリコン
より温かに大きい砒化ガリウム（ＧａＡｓ）などの化合
物半導体を用いる半導体装置が開発されている。
上などを実現するために、キャリアの移動度がシリコン
より温かに大きい砒化ガリウム（ＧａＡｓ）などの化合
物半導体を用いる半導体装置が開発されている。
化合物半導体を用いるトランジスタとしては、その製造
工程が簡単であ、るなどの理由によって電界効果トラン
ジスタ、特にショットキバリア形電界効果トランジスタ
の開発が先行しているが、その利点を十分に発揮した集
積回路装置の実用化への努力が重ねられている。
工程が簡単であ、るなどの理由によって電界効果トラン
ジスタ、特にショットキバリア形電界効果トランジスタ
の開発が先行しているが、その利点を十分に発揮した集
積回路装置の実用化への努力が重ねられている。
〔従来の技術〕 ・
シ！Ｉ７トキバリア形電界効果トランジスタ（以下ＭＥ
Ｓ ＰＥＴと略称する）は現在化合物半導体、特にＧａ
Ａｓを半導体材料とする例が多いが、その構造の一例を
第２図の模式側断面図に示す。
Ｓ ＰＥＴと略称する）は現在化合物半導体、特にＧａ
Ａｓを半導体材料とする例が多いが、その構造の一例を
第２図の模式側断面図に示す。
図に示す従来例においては、半絶縁性ＧａＡｓ基板１１
に、例えばイオン注入法によって或いは不純物をドープ
したＧａＡｓエピタキシャル成長層によって、ｎ形チャ
ネル層１２が形成され、このｎ形チャネル層１２上にシ
ョットキ接触するゲート電極１３が配設される。
に、例えばイオン注入法によって或いは不純物をドープ
したＧａＡｓエピタキシャル成長層によって、ｎ形チャ
ネル層１２が形成され、このｎ形チャネル層１２上にシ
ョットキ接触するゲート電極１３が配設される。
このゲート電極１３をマスクとするイオン注入法によっ
て不純物が導入されて、ｎ形チャネル層１２より高不純
物濃度の１形ソース及びドレイン領域１４が形成され、
絶縁膜１５が被着されて、♂形ソース及びドレイン領域
１４にオーミック接触するソース及びドレイン電極１６
が配設される。
て不純物が導入されて、ｎ形チャネル層１２より高不純
物濃度の１形ソース及びドレイン領域１４が形成され、
絶縁膜１５が被着されて、♂形ソース及びドレイン領域
１４にオーミック接触するソース及びドレイン電極１６
が配設される。
前記従来例では高速化のために、先に述べた如く基板１
１の材料にＧａＡｓを用いて、その電子移動度μをＳｉ
の１５００ｃｍ”／Ｖｓｅｃ程度から４０００ｃｍ”／
Ｖｓｅｃ程度に高めている。
１の材料にＧａＡｓを用いて、その電子移動度μをＳｉ
の１５００ｃｍ”／Ｖｓｅｃ程度から４０００ｃｍ”／
Ｖｓｅｃ程度に高めている。
また構造についても高速化、高集積化のためにＭＥＳ
ＦＥＴ素子の微細化、ゲート長の短縮が進められている
。しかしながらゲート長の短縮に伴って、ゲート闇値電
圧ｖｔｈ及びに値等の特性の期待される値からの変動幅
が次第に大きくなり、がっこの変動はＧａＡｓ半導体基
体の晶帯軸に対するゲートの方向によって異なる。この
所謂ショートチャネル効果の原因として、ソース及びド
レイン領域１４に導入された高濃度の不純物のチャネル
層１２への侵入と、主として絶縁膜１５によって化合物
半導体基体に生ずる圧電分極効果が注目されている。
ＦＥＴ素子の微細化、ゲート長の短縮が進められている
。しかしながらゲート長の短縮に伴って、ゲート闇値電
圧ｖｔｈ及びに値等の特性の期待される値からの変動幅
が次第に大きくなり、がっこの変動はＧａＡｓ半導体基
体の晶帯軸に対するゲートの方向によって異なる。この
所謂ショートチャネル効果の原因として、ソース及びド
レイン領域１４に導入された高濃度の不純物のチャネル
層１２への侵入と、主として絶縁膜１５によって化合物
半導体基体に生ずる圧電分極効果が注目されている。
圧電分極とは、例えばＧａＡｓ ＭＥＳ ＦＥＴのゲー
ト電極１３、絶縁膜１５などが半導体基体に及ぼす応力
によって、基体結晶を構成するＧａｓ Ａｓ原子が変位
して第３図に例示する如き分極電荷分布を生ずるもので
、ゲート闇値電圧の変動は分極電荷によりチャネル層１
２におけるキャリアの分布が変化してショットキ空乏層
が伸縮することによる。
ト電極１３、絶縁膜１５などが半導体基体に及ぼす応力
によって、基体結晶を構成するＧａｓ Ａｓ原子が変位
して第３図に例示する如き分極電荷分布を生ずるもので
、ゲート闇値電圧の変動は分極電荷によりチャネル層１
２におけるキャリアの分布が変化してショットキ空乏層
が伸縮することによる。
（例えばＰ、Ｍ、Ａｓｂｅｃｋ ｅｔ ａｌ、； ＩＥ
ＨＥＴｒａｎｓａｃｔｉｏｎｓｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｄｅｖｉｃｅｓ＋ Ｖｏｌ、Ｅロー３１．
Ｎｏ １０． Ｏｃｔ。
ＨＥＴｒａｎｓａｃｔｉｏｎｓｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｄｅｖｉｃｅｓ＋ Ｖｏｌ、Ｅロー３１．
Ｎｏ １０． Ｏｃｔ。
１９８４ 参照）
更に半導体装置の高速化には、キャリアのドリフト速度
Ｖ＝μＥ（μはキャリアの移動度、Ｅは電界強度）を増
大するために電界強度Ｅを大きくすることが当然に有効
であるが、前記従来例のソース・ドレイン間電圧等は消
費電力、耐電圧などにより制限され、従来知られている
局部的に電界を形成する手段は何れも煩雑であり、微細
化された高集積度の電界効果トランジスタ素子に実施す
るに適しない。
Ｖ＝μＥ（μはキャリアの移動度、Ｅは電界強度）を増
大するために電界強度Ｅを大きくすることが当然に有効
であるが、前記従来例のソース・ドレイン間電圧等は消
費電力、耐電圧などにより制限され、従来知られている
局部的に電界を形成する手段は何れも煩雑であり、微細
化された高集積度の電界効果トランジスタ素子に実施す
るに適しない。
〔発明が解決しようとする問題点３
以上説明した如く半導体装置の高速化が進められている
が、化合物半導体装置に対する期待に十分に応えるため
に、微細化された高集積度の電界効果トランジスタ素子
のチャネル領域のキャリアのドリフト速度を増大する電
界を局部的に形成する手段が要望されている。
が、化合物半導体装置に対する期待に十分に応えるため
に、微細化された高集積度の電界効果トランジスタ素子
のチャネル領域のキャリアのドリフト速度を増大する電
界を局部的に形成する手段が要望されている。
前記問題点は、電界効果トランジスタのゲート電極近傍
の化合物半導体基体上に絶縁膜が選択的に設けられて、
該電界効果トランジスタのチャネル領域におけるキャリ
アのドリフト速度を増大する電界が、該化合物半導体基
体の圧電分極により形成されてなる本発明による半導体
装置により解決される。
の化合物半導体基体上に絶縁膜が選択的に設けられて、
該電界効果トランジスタのチャネル領域におけるキャリ
アのドリフト速度を増大する電界が、該化合物半導体基
体の圧電分極により形成されてなる本発明による半導体
装置により解決される。
本発明者等は圧電分極効果について、化合物半導体基体
に生ずる応力と絶縁膜の材料及び厚さ、半導体基体の結
晶面、晶帯軸とこの応力による圧電分極の状態などの相
関関係を研究し、例えばＧａＡｓ単結晶の（１００）面
上のＭＥＳ ＦＥＴのゲート幅方向、絶縁膜材料とチャ
ネル領域の主たる電荷との関係について下記の結果を得
ている。
に生ずる応力と絶縁膜の材料及び厚さ、半導体基体の結
晶面、晶帯軸とこの応力による圧電分極の状態などの相
関関係を研究し、例えばＧａＡｓ単結晶の（１００）面
上のＭＥＳ ＦＥＴのゲート幅方向、絶縁膜材料とチャ
ネル領域の主たる電荷との関係について下記の結果を得
ている。
二酸化シリコン（Ｓｉｆｔ）
（０１１） あり マイナス（ＯＩ
Ｉ） あり プラス（０１０）
なし −（００１） な
し −窒化シリコン（Ｓｉ３Ｎ、） （０１１） あり プラス〔０１丁
〕 あり マイナス（０１０）
なし −（００１） なし
−またシリコン窒化酸化物（ＳｉＮ−Ｏｙ
）は５ｉＯｚとＳｉ３Ｎ４との中間の、組成ｘ、ｙで定
まる性質を示す。
Ｉ） あり プラス（０１０）
なし −（００１） な
し −窒化シリコン（Ｓｉ３Ｎ、） （０１１） あり プラス〔０１丁
〕 あり マイナス（０１０）
なし −（００１） なし
−またシリコン窒化酸化物（ＳｉＮ−Ｏｙ
）は５ｉＯｚとＳｉ３Ｎ４との中間の、組成ｘ、ｙで定
まる性質を示す。
なお分極電荷量は、絶縁膜の厚さすなわち応力の増加に
伴って増大する。
伴って増大する。
本発明は圧電分極の前記の如き性質を利用するものであ
り、化合物半導体電界効果トランジスタの半導体基体を
被覆する絶縁膜をゲート電極のソース側とドレイン側と
についてそれぞれ選択して、チャネル領域のソース側と
ドレイン側との少なくとも一方に所要の圧電分極電荷を
形成し、これによってキャリアに作用する電界を強めて
ドリフト速度を増大する。
り、化合物半導体電界効果トランジスタの半導体基体を
被覆する絶縁膜をゲート電極のソース側とドレイン側と
についてそれぞれ選択して、チャネル領域のソース側と
ドレイン側との少なくとも一方に所要の圧電分極電荷を
形成し、これによってキャリアに作用する電界を強めて
ドリフト速度を増大する。
以下本発明を実施例により具体的に説明する。
第１図（ａｌはＧａＡｓ ＭＥＳ ＦＥＴにかかる本発
明の一実施例を示す模式側断面図である。
明の一実施例を示す模式側断面図である。
本実施例では、半絶縁性ＧａＡｓ基板ｌの（１００）面
に、例えばＳｉをエネルギー５９ｋｅＶで、ドーズ量０
゜９ＸＩＯ１２ｃｍ−”程度にイオン注入し、活性化熱
処理を行って不純物濃度が５〜６×ｌＯ”ａｍ−’程度
のｎ形チャネル層２を設けている。
に、例えばＳｉをエネルギー５９ｋｅＶで、ドーズ量０
゜９ＸＩＯ１２ｃｍ−”程度にイオン注入し、活性化熱
処理を行って不純物濃度が５〜６×ｌＯ”ａｍ−’程度
のｎ形チャネル層２を設けている。
このＧａＡｓ基板１面上にゲート電極３を、例えばゲー
ト幅方向を（ＯＩＩ）方向としゲート長を約１μｍに、
タングステンシリサイド（ＷｓＳｊ：＋）等を用いて形
成する。
ト幅方向を（ＯＩＩ）方向としゲート長を約１μｍに、
タングステンシリサイド（ＷｓＳｊ：＋）等を用いて形
成する。
ゲート電極３をマスクとして、基板１に例えばＳｉをエ
ネルギー１７５ｋｅＶで、ドーズ量１．７×１０１３ｃ
Ｉ１１−２程度にイオン注入して活性化熱処理を行い、
不純物濃度がＩ ＸＩＯ”ｃｍ−’程度のが形ソース、
ドレイン領域４を形成する。
ネルギー１７５ｋｅＶで、ドーズ量１．７×１０１３ｃ
Ｉ１１−２程度にイオン注入して活性化熱処理を行い、
不純物濃度がＩ ＸＩＯ”ｃｍ−’程度のが形ソース、
ドレイン領域４を形成する。
１形ソース、ドレイン領域４上に、例えば金ゲルマニウ
ム／金（ＡｕＧｅ／＾Ｕ）などを用いてソース、ドレイ
ン電極５を形成する。このソース又はドレイン電極５と
、ゲート電極３との間の間隔は例えば２−程度である。
ム／金（ＡｕＧｅ／＾Ｕ）などを用いてソース、ドレイ
ン電極５を形成する。このソース又はドレイン電極５と
、ゲート電極３との間の間隔は例えば２−程度である。
例えばプラズマ化学気相成長方法（Ｐ−ＣＶＤ法）によ
り、ゲート電極３のソース側に５ｉ０２膜６を厚さ例え
ば４００ｎｍ程度に、またドレイン側に５ｉＪａ膜７を
厚さ例えば４００ｎｍ程度に被着する。
り、ゲート電極３のソース側に５ｉ０２膜６を厚さ例え
ば４００ｎｍ程度に、またドレイン側に５ｉＪａ膜７を
厚さ例えば４００ｎｍ程度に被着する。
本実施例では、チャネル領域のソース側にＳｉＯ□Ｍｌ
６によるプラス、ドレイン側にＳｉ３Ｎ、膜７による
マイナスの電荷が前記の圧電分極によって現れ、この電
荷分布による電界によりキャリアである電子が加速され
る。
６によるプラス、ドレイン側にＳｉ３Ｎ、膜７による
マイナスの電荷が前記の圧電分極によって現れ、この電
荷分布による電界によりキャリアである電子が加速され
る。
更に第１図（ｂｌは他の実施例を示す。本実施例ではゲ
ート電極３のソース側の絶縁膜として、前記実施例のＳ
ｉｎ、膜６に代えて、５ｉＮＸＯｙ（ｘ＝０．２６、ｙ
＝１．６）膜６＾を被着している。この組成ではその接
する半導体基体に応力を生ぜず、チャネル領域のソース
側には圧電分極電荷が現れないが、ドレイン側の電荷に
よる電界が電子を加速する効果を与える。
ート電極３のソース側の絶縁膜として、前記実施例のＳ
ｉｎ、膜６に代えて、５ｉＮＸＯｙ（ｘ＝０．２６、ｙ
＝１．６）膜６＾を被着している。この組成ではその接
する半導体基体に応力を生ぜず、チャネル領域のソース
側には圧電分極電荷が現れないが、ドレイン側の電荷に
よる電界が電子を加速する効果を与える。
上述の様にキャリアである電子のドリフト速度が増大し
て、動作速度が高くなり、また伝達コンダクタンスｇ、
の増大などの効果が得られる。
て、動作速度が高くなり、また伝達コンダクタンスｇ、
の増大などの効果が得られる。
なお以上の説明はＧａＡｓ ＭＥＳ ＦＥＴを対象とし
ているが、他の化合物半導体材料を用い、或いは接合形
、旧Ｓ形の電界効果トランジスタについても、本発明の
方法により同様の効果が得られる。
ているが、他の化合物半導体材料を用い、或いは接合形
、旧Ｓ形の電界効果トランジスタについても、本発明の
方法により同様の効果が得られる。
以上説明した如く本発明によれば、化合物半導体電界効
果トランジスタのチャネルにおけるキャリアのドリフト
速度を増大して、高速化、ｇ、の増大などの効果が得ら
れる。
果トランジスタのチャネルにおけるキャリアのドリフト
速度を増大して、高速化、ｇ、の増大などの効果が得ら
れる。
これにより電界効果トランジスタの特性が改善され、化
合物半導体集積回路装置の実用化に大きい効果が得られ
る。
合物半導体集積回路装置の実用化に大きい効果が得られ
る。
第１図はＭＥＳ ＦＥＴにかかる本発明の実施例を示す
模式側断面図、 第２図はＭＥＳ ＰＥＴの従来例を示す模式断面図、第
３図は圧電分極電荷分布の例を示す図である。 図において、 １は半′４ｇＡ縁性ＧａＡｓ基板、 ２はｎ形チャネル層、 ３はゲート電極、 ４は？形ソース、ドレイン領域、 ５はソース、ドレイン電極、 ６はＳｉＯ□膜、 ６Ａは５ｔＮｘＯｙ膜、 ７は５ｉＪｎ膜を示す。 茅 １ 囚 ζし） ＄２ 因 手続補正書（暗 昭和５９年特許願第２３６０５６号 ２、 Ｑ”８８ 半導体装置 ３、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中１０１５番地（５
２２）名称 富 士 通 株 式 会 社
４、代理人 住所 神奈川県用崎市中原区上小田中１０１５番地５、
補正命令の日付 な し
模式側断面図、 第２図はＭＥＳ ＰＥＴの従来例を示す模式断面図、第
３図は圧電分極電荷分布の例を示す図である。 図において、 １は半′４ｇＡ縁性ＧａＡｓ基板、 ２はｎ形チャネル層、 ３はゲート電極、 ４は？形ソース、ドレイン領域、 ５はソース、ドレイン電極、 ６はＳｉＯ□膜、 ６Ａは５ｔＮｘＯｙ膜、 ７は５ｉＪｎ膜を示す。 茅 １ 囚 ζし） ＄２ 因 手続補正書（暗 昭和５９年特許願第２３６０５６号 ２、 Ｑ”８８ 半導体装置 ３、補正をする者 事件との関係 特許出願人 住所 神奈川県用崎市中原区上小田中１０１５番地（５
２２）名称 富 士 通 株 式 会 社
４、代理人 住所 神奈川県用崎市中原区上小田中１０１５番地５、
補正命令の日付 な し
Claims (1)
- 電界効果トランジスタのゲート電極近傍の化合物半導
体基体上に絶縁膜が選択的に設けられて、該電界効果ト
ランジスタのチャネル領域におけるキャリアのドリフト
速度を増大する電界が、該化合物半導体基体の圧電分極
により形成されてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23605684A JPS61114582A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23605684A JPS61114582A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114582A true JPS61114582A (ja) | 1986-06-02 |
Family
ID=16995083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23605684A Pending JPS61114582A (ja) | 1984-11-09 | 1984-11-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114582A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708292A (en) * | 1995-08-29 | 1998-01-13 | Matsushita Electronics Corporation | Power amplification circuit |
-
1984
- 1984-11-09 JP JP23605684A patent/JPS61114582A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708292A (en) * | 1995-08-29 | 1998-01-13 | Matsushita Electronics Corporation | Power amplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420048A (en) | Manufacturing method for SOI-type thin film transistor | |
| EP0183550B1 (en) | Compound semiconductor device | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPS63261880A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61114582A (ja) | 半導体装置 | |
| JPS6236874A (ja) | 半導体装置 | |
| JPS62160769A (ja) | 薄膜トランジスタ素子 | |
| JPS61129878A (ja) | 半導体装置 | |
| JP2792948B2 (ja) | 半導体装置の製造方法 | |
| JPS61123187A (ja) | 半導体装置の製造方法 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62122170A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JP2829754B2 (ja) | ヘテロ接合静電誘導トランジスタ及びその製造方法 | |
| JPS59222966A (ja) | 半導体装置 | |
| JP2005085872A (ja) | 半導体素子及びその製造方法 | |
| JPS6332273B2 (ja) | ||
| JPS6213079A (ja) | 半導体集積回路装置 | |
| JPH05182988A (ja) | 半導体装置 | |
| JPH0373542A (ja) | Ｇａ―Ａｓ電界効果トランジスタの製造方法 | |
| JPS61114583A (ja) | 半導体装置 | |
| JPS61170027A (ja) | ３−ｖ族半導体装置の製造方法 | |
| JPS62283674A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS62259472A (ja) | 半導体装置 | |
| JPH0445544A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0467338B2 (ja) |