JPS61113254A - 絶縁分離方法 - Google Patents
絶縁分離方法Info
- Publication number
- JPS61113254A JPS61113254A JP23555784A JP23555784A JPS61113254A JP S61113254 A JPS61113254 A JP S61113254A JP 23555784 A JP23555784 A JP 23555784A JP 23555784 A JP23555784 A JP 23555784A JP S61113254 A JPS61113254 A JP S61113254A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- groove
- semiconductor substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体基板面に形成した溝の表面を絶縁物等で
覆うことにより素子間の分離を行なう絶縁分離方法に関
するものである。
覆うことにより素子間の分離を行なう絶縁分離方法に関
するものである。
従来の技術
半導体集積回路の微細化、高集積化にともない、バーズ
ビークを無くし、かつ、平坦化された分離領域を形成す
る絶縁分離方法が開発されている。
ビークを無くし、かつ、平坦化された分離領域を形成す
る絶縁分離方法が開発されている。
従来、この種の絶縁分離方法は第４図に示すような途中
の工程断面図を経て形成される方法であった０ まず、シリコン基板１上に形成しだＳｉ ３Ｎ ４膜２
をマスクとしてシリコン基板１をエツチングし、分離溝
３を形成する。続いて、Ｓｉ ５Ｎ ４膜をマスクとし
て分離溝３の内面を選択的に酸化して５１０２膜４を形
成する。次に、分離溝３を充てんするための多結晶シリ
コン膜６を形成する。この時、分離溝３の真上に位置す
る多結晶シリコン膜６０表面に凹部６ができるのでこの
まま多結晶シリコン膜６をエツチングしても凹部ができ
たままで平坦化できない。このため、多結晶ンリコン膜
６の表面に酸化シリコン膜７と窒化シリコン膜８を積層
配置し、さらに、分離溝３上に位置する部分に写真蝕刻
法でフォトレジストを選択的に形成し、上側に残った層
をマスクとして順次、窒化シリコン膜８１酸化シリコン
膜７．多結晶シリコン膜６をエツチングすることにより
、分離溝３の上に位置する多結晶シリコン膜を側面より
エツチングし、点線１０で示すように分離溝の上面を平
坦にする方法が取られていた。（例えば、Ｙ、 Ｔａｍ
ａｋｉａｔ ａｌ、、 Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ
ｔｈｅ １３ｔｈ Ｃｏｎｆｅｒｅｎｃｅｏｎ ５
ｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓ 、Ｔｏｋ
ｙｏ 、１９８１ ；Ｊａｐｏｎａｓｅ Ｊｏｕｒｎ
ａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ＋Ｖｏ
ｌｕｍｅ ２１ （１９８２） Ｓｕｐｐｌｅｍｅｎｔ
２１−１ 、１）１） 。
の工程断面図を経て形成される方法であった０ まず、シリコン基板１上に形成しだＳｉ ３Ｎ ４膜２
をマスクとしてシリコン基板１をエツチングし、分離溝
３を形成する。続いて、Ｓｉ ５Ｎ ４膜をマスクとし
て分離溝３の内面を選択的に酸化して５１０２膜４を形
成する。次に、分離溝３を充てんするための多結晶シリ
コン膜６を形成する。この時、分離溝３の真上に位置す
る多結晶シリコン膜６０表面に凹部６ができるのでこの
まま多結晶シリコン膜６をエツチングしても凹部ができ
たままで平坦化できない。このため、多結晶ンリコン膜
６の表面に酸化シリコン膜７と窒化シリコン膜８を積層
配置し、さらに、分離溝３上に位置する部分に写真蝕刻
法でフォトレジストを選択的に形成し、上側に残った層
をマスクとして順次、窒化シリコン膜８１酸化シリコン
膜７．多結晶シリコン膜６をエツチングすることにより
、分離溝３の上に位置する多結晶シリコン膜を側面より
エツチングし、点線１０で示すように分離溝の上面を平
坦にする方法が取られていた。（例えば、Ｙ、 Ｔａｍ
ａｋｉａｔ ａｌ、、 Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ
ｔｈｅ １３ｔｈ Ｃｏｎｆｅｒｅｎｃｅｏｎ ５
ｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓ 、Ｔｏｋ
ｙｏ 、１９８１ ；Ｊａｐｏｎａｓｅ Ｊｏｕｒｎ
ａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ＋Ｖｏ
ｌｕｍｅ ２１ （１９８２） Ｓｕｐｐｌｅｍｅｎｔ
２１−１ 、１）１） 。
発明が解決しようとする問題点
しかし、上記のような従来の絶縁分離方法では、表面の
平坦化のために、フォトマスク工程を追加する必要があ
り、また、分離溝の深さを越える厚さに多結晶シリコン
膜を形成（−１これをエツチングする必要もある。した
がって、絶縁分離のために長時間を要し、また、均一性
が悪くなるなどの問題があった。本発明はこのような問
題点を解決するもので、フォトマスク工程を追加するこ
となく、簡単な工程によって、微細で、しかも表面が平
坦な絶縁分離領域を形成することができる絶縁分離方法
を提供するものである。
平坦化のために、フォトマスク工程を追加する必要があ
り、また、分離溝の深さを越える厚さに多結晶シリコン
膜を形成（−１これをエツチングする必要もある。した
がって、絶縁分離のために長時間を要し、また、均一性
が悪くなるなどの問題があった。本発明はこのような問
題点を解決するもので、フォトマスク工程を追加するこ
となく、簡単な工程によって、微細で、しかも表面が平
坦な絶縁分離領域を形成することができる絶縁分離方法
を提供するものである。
問題点を解決するだめの手段
上記の問題点を解決するための本発明の絶縁分離方法は
、半導体基板に分離溝を形成する工程と、前記分離溝内
面に絶縁膜を形成する工程と、前記半導体基板をこの表
面と平行な面内で回転させながら多結晶シリコン薄膜を
前記半導体基板表面に斜め蒸着して前記分離溝の開口部
を閉塞する工程と、前記多結晶シリコン薄膜を熱酸化す
る工程とからなるものである。
、半導体基板に分離溝を形成する工程と、前記分離溝内
面に絶縁膜を形成する工程と、前記半導体基板をこの表
面と平行な面内で回転させながら多結晶シリコン薄膜を
前記半導体基板表面に斜め蒸着して前記分離溝の開口部
を閉塞する工程と、前記多結晶シリコン薄膜を熱酸化す
る工程とからなるものである。
作用
この絶縁分離方法によれば、７オトマスクエ程を追加す
ることなく、微細で、しかも表面の面状態が平坦な絶縁
分離領域が形成できる。
ることなく、微細で、しかも表面の面状態が平坦な絶縁
分離領域が形成できる。
実施例
第１図ａ−ｄは、本発明の絶縁分離方法により半導体基
板内を絶縁分離する状態を説明するための工程順流れ図
である。
板内を絶縁分離する状態を説明するための工程順流れ図
である。
まず、第１図ａに示すように、シリコン基板１１の表面
にＳｉ３Ｎ４膜１２を形成し、通常のフォｌ−ＩＪソグ
ラフィ法などの方法により、シリコン基板１１をエツチ
ングして分離溝１３を形成する。この分離溝１３の幅は
１μｍ程度が適当である。
にＳｉ３Ｎ４膜１２を形成し、通常のフォｌ−ＩＪソグ
ラフィ法などの方法により、シリコン基板１１をエツチ
ングして分離溝１３を形成する。この分離溝１３の幅は
１μｍ程度が適当である。
ついで、通常の熱酸化法により５ｉ３Ｎ４１２をマスク
として選択的に分離溝１３の内面を酸化して２００〜５
００ｎｍの５ｉｎ２膜１４を形成して分離の島領域を形
成する。′ 次に、酸化物に変換できる薄膜、例えば、多結晶ンリコ
ン膜を蒸着するわけであるが、この工程については、第
２図と第３図を参照にして更に詳しく説明する。
として選択的に分離溝１３の内面を酸化して２００〜５
００ｎｍの５ｉｎ２膜１４を形成して分離の島領域を形
成する。′ 次に、酸化物に変換できる薄膜、例えば、多結晶ンリコ
ン膜を蒸着するわけであるが、この工程については、第
２図と第３図を参照にして更に詳しく説明する。
第２図は、斜め蒸着の様子を示す模式図である。
１０’Ｐａ程度に排気された真空チャ／バー１６内でシ
リコン基板１１は基板支持台１６に固定されシリコン基
板１１表面と平行な面内で回転している。このシリコン
基板面の斜方向に配置した蒸発源１７から、多結晶シリ
コンの蒸着粒子束１８がシリコン基板１１の面に対して
角度αで入射する。角度αは分離溝を蒸着膜が覆う効率
のよい時間条件から１６度以下の角度が良く、特に６程
度度が望ましい。
リコン基板１１は基板支持台１６に固定されシリコン基
板１１表面と平行な面内で回転している。このシリコン
基板面の斜方向に配置した蒸発源１７から、多結晶シリ
コンの蒸着粒子束１８がシリコン基板１１の面に対して
角度αで入射する。角度αは分離溝を蒸着膜が覆う効率
のよい時間条件から１６度以下の角度が良く、特に６程
度度が望ましい。
第３図は、分離溝付近を拡大して、斜め蒸着の様相を示
した断面図であり、分離溝は紙面に垂直粒子グー、それ
までに蒸着されている多結晶シリコン膜１９の上端にさ
えぎられた影の部分には到達しないので、溝側壁２０上
には、膜厚がほぼ一定の多結晶シリコン膜２１と、深さ
方向に向って膜厚の減少する多結晶シリコン膜２２とが
形成される。実際には溝側壁２０は回転しているので、
図中では影になっている部分にも蒸着粒子束１８は到達
するが、蒸着粒子束１８が当っている時間が短いため、
形成される多結晶シリコン膜厚は薄い。
した断面図であり、分離溝は紙面に垂直粒子グー、それ
までに蒸着されている多結晶シリコン膜１９の上端にさ
えぎられた影の部分には到達しないので、溝側壁２０上
には、膜厚がほぼ一定の多結晶シリコン膜２１と、深さ
方向に向って膜厚の減少する多結晶シリコン膜２２とが
形成される。実際には溝側壁２０は回転しているので、
図中では影になっている部分にも蒸着粒子束１８は到達
するが、蒸着粒子束１８が当っている時間が短いため、
形成される多結晶シリコン膜厚は薄い。
ところで、溝側壁２０の上に蒸着され、厚みが一定の多
結晶シリコン膜２１の膜厚ｔｘと、シリコン基板１１表
面上に形成された多結晶シリコン膜の膜厚ｔｙとの関係
は次式のようになる。
結晶シリコン膜２１の膜厚ｔｘと、シリコン基板１１表
面上に形成された多結晶シリコン膜の膜厚ｔｙとの関係
は次式のようになる。
で連繋することになる。
すなわち、第１図すの状態から多結晶シリコン膜の斜め
蒸着を開始し、所定の時間が経過すると、第１図Ｃに示
すように多結晶シリコン膜２３で溝の開口部が閉塞され
、空洞１３１が出来るような構造となる。なお、Ｓ工Ｓ
Ｎ４膜１２上での多結晶／リコン膜２３の膜厚をも、空
洞１３１の底部付近の幅を胃とすると、ｔは１式より次
式の関係を成立させることにより溝の開口部を閉塞する
ことができる。
蒸着を開始し、所定の時間が経過すると、第１図Ｃに示
すように多結晶シリコン膜２３で溝の開口部が閉塞され
、空洞１３１が出来るような構造となる。なお、Ｓ工Ｓ
Ｎ４膜１２上での多結晶／リコン膜２３の膜厚をも、空
洞１３１の底部付近の幅を胃とすると、ｔは１式より次
式の関係を成立させることにより溝の開口部を閉塞する
ことができる。
ｔ≧−９π、 ｔａｎα ・・・・・・（２
）例えば、Ｗ＝１μｍ、α＝１Ｑ度とすると、膜厚ｔは
、 ｔ）２８０ｎｍ となる。
）例えば、Ｗ＝１μｍ、α＝１Ｑ度とすると、膜厚ｔは
、 ｔ）２８０ｎｍ となる。
なお、多結晶シリコンの蒸着時にシリコン基板が回転し
ているため第１図Ｃで示すように溝の底部にも多結晶シ
リコン膜２３１が形成されるが絶縁分離には何んら問題
はない。
ているため第１図Ｃで示すように溝の底部にも多結晶シ
リコン膜２３１が形成されるが絶縁分離には何んら問題
はない。
ところで、多結晶シリコン膜で溝の開口部を丹現性よく
、かつ、むらなく閉塞するためには、膜厚ｔを得る蒸着
時間内にシリコン基板を１０回転以上回転させるとよい
。
、かつ、むらなく閉塞するためには、膜厚ｔを得る蒸着
時間内にシリコン基板を１０回転以上回転させるとよい
。
次に、多結晶シリコン膜２３を通常の熱酸化法により酸
化して第１図ｄに示すようにＳｉＯ□膜２４の絶縁膜に
変換する。この時、酸化されない多結晶シリコン膜２６
が残っていても絶縁分離形成には影響がないし、また多
結晶シリコン膜２３が完全に酸化されていてもよい。
化して第１図ｄに示すようにＳｉＯ□膜２４の絶縁膜に
変換する。この時、酸化されない多結晶シリコン膜２６
が残っていても絶縁分離形成には影響がないし、また多
結晶シリコン膜２３が完全に酸化されていてもよい。
以下、通常の工程に従ってＭＯ３集積回路やノくイポー
ラ集積回路を島領域内へ作り込めばよい。
ラ集積回路を島領域内へ作り込めばよい。
上記の実施例においては、半導体基板材料としてシリコ
ンを用いたが、ＧａＡｓ等の化合物半導体を用いてもよ
い。また、分離溝の上部を覆い、しかも、酸化物に変換
できる薄膜として多結晶シリコンを例にあげたが、これ
にかえて非晶質シリコンやＭｏＳｉ２ などの膜を使用
してもよい。さらに、第２図においては基板支持台１６
上のシリコン基板１１が１枚であったが、基板支持台に
複数枚を取り付けること、あるいは、同一の真空チャン
ノく一内に複数の基板支持台１６を設けることなどの変
更をなしてもよい。
ンを用いたが、ＧａＡｓ等の化合物半導体を用いてもよ
い。また、分離溝の上部を覆い、しかも、酸化物に変換
できる薄膜として多結晶シリコンを例にあげたが、これ
にかえて非晶質シリコンやＭｏＳｉ２ などの膜を使用
してもよい。さらに、第２図においては基板支持台１６
上のシリコン基板１１が１枚であったが、基板支持台に
複数枚を取り付けること、あるいは、同一の真空チャン
ノく一内に複数の基板支持台１６を設けることなどの変
更をなしてもよい。
発明の効果
以上のように本発明の絶縁分離方法によれば、フォトマ
スク工程を追加することなく、表面が平坦な絶縁分離領
域を形成することができる。また、分離溝の幅を変化さ
せる工程が少ないため、溝幅の微細化が容易であり、高
集積化に適している。
スク工程を追加することなく、表面が平坦な絶縁分離領
域を形成することができる。また、分離溝の幅を変化さ
せる工程が少ないため、溝幅の微細化が容易であり、高
集積化に適している。
さらに、長時間にわたる膜形成、エツチング、あるいは
、熱処理等を要しないので、再現性および均一性が良好
であり、特性の良好な素子をうろことができる。
、熱処理等を要しないので、再現性および均一性が良好
であり、特性の良好な素子をうろことができる。
第１図＆−％−（１は本発明の一実施例による半導体基
板内の絶縁分離方法を示す工程順流れ図、第２図は斜め
蒸着の様子を示す模式図、第３図は分離溝付近を拡大し
て斜め蒸着の様相を示した図、第４図は従来例の半導体
基板内の絶縁分離方法を示す途中の工程断面図である。 ３１１３・・・・・・分離溝、１３１・・印・空洞、５
，１９゜２１．２２，２３．２５・・・・・・多結晶シ
リコン膜、１１・・・・・・シリコン基板、１２・・・
・・・Ｓｉ３Ｎ４膜、１４＋２４・・・・・・５ｉｎ２
膜、１７・・・・・・蒸発源、１８・・・・・・蒸着粒
子束、２Ｑ・・・・・・溝側壁。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名信（
−ｉ芒ンＲへ 第２図 ｆ８−一鳥、１１紋−）象 第３図 ２０−−−うｔ１列づ￥虹 第４図 手続補正書（方式） ％式％ ２発明の名称 絶縁分離方法 ３補正をする者 事件との関係 特 許 出 願
大佐 所 大阪府門真市大字門真１００６番地名
称 （５８４）松下電子工業株式会社代表者 藤
本 −夫 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ５補正命令の日付 昭和６０年２月２６日 ア、補正の内容 （１）明細書第３ページ第１４行目〜第１９行目の［例
えば〜３７−４０Ｊを下記の通り補正し［例えばワイタ
マキ他、第１３回固庸素子に関する会議予稿集、東京、
ｉ ９８１ ｍ応用物理誌日本版、第２１巻（１９８
２）追加２１−１．３７ページ〜４０ページ（例えば、
Ｙ、 ＴａｍａＫｉ ａｔａｌ、 Ｐｒｏｃｅｅｄｉ
ｎｇｓ ｏｆ ｔｈｅ １３ ｔｈ Ｃｏｎｆｅｒｅｎ
ｃｅｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓ、
Ｔｏｋｙｏ、 １９８１ 。 Ｊａｐｏｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉ
ｅｄ Ｐｈｙｓｉｃｓ。 Ｖｏｌｕｍｅ ２１ （１９８２） Ｓｕｐｐｌｅｍｅ
ｎｔ ２１−１ 。 ＰＰ３７−４ｏ）Ｊ
板内の絶縁分離方法を示す工程順流れ図、第２図は斜め
蒸着の様子を示す模式図、第３図は分離溝付近を拡大し
て斜め蒸着の様相を示した図、第４図は従来例の半導体
基板内の絶縁分離方法を示す途中の工程断面図である。 ３１１３・・・・・・分離溝、１３１・・印・空洞、５
，１９゜２１．２２，２３．２５・・・・・・多結晶シ
リコン膜、１１・・・・・・シリコン基板、１２・・・
・・・Ｓｉ３Ｎ４膜、１４＋２４・・・・・・５ｉｎ２
膜、１７・・・・・・蒸発源、１８・・・・・・蒸着粒
子束、２Ｑ・・・・・・溝側壁。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名信（
−ｉ芒ンＲへ 第２図 ｆ８−一鳥、１１紋−）象 第３図 ２０−−−うｔ１列づ￥虹 第４図 手続補正書（方式） ％式％ ２発明の名称 絶縁分離方法 ３補正をする者 事件との関係 特 許 出 願
大佐 所 大阪府門真市大字門真１００６番地名
称 （５８４）松下電子工業株式会社代表者 藤
本 −夫 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ５補正命令の日付 昭和６０年２月２６日 ア、補正の内容 （１）明細書第３ページ第１４行目〜第１９行目の［例
えば〜３７−４０Ｊを下記の通り補正し［例えばワイタ
マキ他、第１３回固庸素子に関する会議予稿集、東京、
ｉ ９８１ ｍ応用物理誌日本版、第２１巻（１９８
２）追加２１−１．３７ページ〜４０ページ（例えば、
Ｙ、 ＴａｍａＫｉ ａｔａｌ、 Ｐｒｏｃｅｅｄｉ
ｎｇｓ ｏｆ ｔｈｅ １３ ｔｈ Ｃｏｎｆｅｒｅｎ
ｃｅｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓ、
Ｔｏｋｙｏ、 １９８１ 。 Ｊａｐｏｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉ
ｅｄ Ｐｈｙｓｉｃｓ。 Ｖｏｌｕｍｅ ２１ （１９８２） Ｓｕｐｐｌｅｍｅ
ｎｔ ２１−１ 。 ＰＰ３７−４ｏ）Ｊ
Claims (3)
- （１）半導体基板面上に酸素不透過膜を形成する工程と
、前記酸素不透過膜と前記半導体基板とを選択的にエッ
チングして分離溝を形成する工程と、前記酸素不透過膜
をマスクとして前記分離溝内面に絶縁膜を形成する工程
と、前記半導体基板をこの表面と平行な面内で回転させ
ながら前記半導体基板表面に酸化物に変換できる薄膜を
斜め蒸着して前記分離溝の開口部を閉塞する工程と、前
記酸化物に変換できる薄膜を熱酸化する工程とをそなえ
たことを特徴とする絶縁分離方法。 - （２）酸化物に変換できる薄膜が、多結晶シリコン膜、
非晶質シリコン膜または金属硅化物膜のいずれかである
ことを特徴とする特許請求の範囲第１項に記載の絶縁分
離方法。 - （３）酸化物に変換できる薄膜の斜め蒸着時の蒸着粒子
束の前記半導体基板面に対する角度が、１５度以下であ
ることを特徴とする特許請求の範囲第１項に記載の絶縁
分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23555784A JPS61113254A (ja) | 1984-11-08 | 1984-11-08 | 絶縁分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23555784A JPS61113254A (ja) | 1984-11-08 | 1984-11-08 | 絶縁分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61113254A true JPS61113254A (ja) | 1986-05-31 |
Family
ID=16987745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23555784A Pending JPS61113254A (ja) | 1984-11-08 | 1984-11-08 | 絶縁分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61113254A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234408B1 (ko) * | 1997-02-17 | 1999-12-15 | 윤종용 | 반도체장치의 소자분리방법 |
-
1984
- 1984-11-08 JP JP23555784A patent/JPS61113254A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234408B1 (ko) * | 1997-02-17 | 1999-12-15 | 윤종용 | 반도체장치의 소자분리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640041A (en) | Stress relaxation in dielectric before metallization | |
| US4757028A (en) | Process for preparing a silicon carbide device | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH09307106A (ja) | 半導体装置の製造方法 | |
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS61113254A (ja) | 絶縁分離方法 | |
| JPH05152557A (ja) | Ｃｃｄ固体撮像素子およびその製造方法 | |
| JPH01222457A (ja) | 半導体装置の製造方法 | |
| JPS594152A (ja) | 半導体装置の製造方法 | |
| JPH0547920A (ja) | 半導体装置及びその製造方法 | |
| JPH06196498A (ja) | 半導体装置およびその製造方法 | |
| JPH0117256B2 (ja) | ||
| JPH0442948A (ja) | 半導体装置の製造方法 | |
| JPS58138047A (ja) | 半導体装置の製造方法 | |
| JPS58169976A (ja) | 半導体装置の製造方法 | |
| JPS62145739A (ja) | 誘電体分離基板 | |
| JPS61176114A (ja) | 半導体装置の製造方法 | |
| JPS6145867B2 (ja) | ||
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH0817762A (ja) | 半導体装置の製造方法 | |
| JPS5994437A (ja) | 半導体装置 | |
| JPS60113965A (ja) | 半導体装置 | |
| JPS6117144B2 (ja) | ||
| JPS60128663A (ja) | 半導体装置の製造方法 |