JPS58138047A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58138047A JPS58138047A JP1992082A JP1992082A JPS58138047A JP S58138047 A JPS58138047 A JP S58138047A JP 1992082 A JP1992082 A JP 1992082A JP 1992082 A JP1992082 A JP 1992082A JP S58138047 A JPS58138047 A JP S58138047A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- recess
- resist
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関し、特に。
半導体装置の素子間分離のための絶縁膜の形成方法に係
わるものである。
わるものである。
半導体装置の高速度化高集積度化のために絶縁１ｉＱＫ
よる８ｉ基板の素子量分ｍが行なわれている。
よる８ｉ基板の素子量分ｍが行なわれている。
従来の素子間分離の方法を図を用いて説明するとシリコ
ン基板ｌを熱酸化法によ）ｌ！化換２を成長し次に減圧
気相成長法等によりシリコン窒化層３を成長する。しか
る後にフォトリゾグラフィ技術を用いて素子間分離のた
めの領域４ｔ−窓開けする。その後高圧酸化技術郷を用
いてこの領域を酸化しシリコン基板表面からある所望す
る旅さまで７リコン酸化物５を形成する。この時、シリ
コン窒化物はシリコンに比べて酸化膜が形成されｋ〈い
ためこのシリコン窒化物でおおわれている８１基板は酸
化されない。
ン基板ｌを熱酸化法によ）ｌ！化換２を成長し次に減圧
気相成長法等によりシリコン窒化層３を成長する。しか
る後にフォトリゾグラフィ技術を用いて素子間分離のた
めの領域４ｔ−窓開けする。その後高圧酸化技術郷を用
いてこの領域を酸化しシリコン基板表面からある所望す
る旅さまで７リコン酸化物５を形成する。この時、シリ
コン窒化物はシリコンに比べて酸化膜が形成されｋ〈い
ためこのシリコン窒化物でおおわれている８１基板は酸
化されない。
このようにして、８１基板表面をクリコン酸化物５で能
動素子を形成すべき領域（７と８）を分離することがで
きる。
動素子を形成すべき領域（７と８）を分離することがで
きる。
しかしながら、かかる方法では窓開領域４０周辺のクリ
コン窄化膿の下部にも酸化＠６が形成される。これは、
いわゆるバーズ昏ビーク（ｂｉｒｄ’５ｂｅａｋ ）と
呼けれるもので、酸化物５の深さにもよるが一般的に窓
開は領域の周辺から３〜５μｍは浸入する。
コン窄化膿の下部にも酸化＠６が形成される。これは、
いわゆるバーズ昏ビーク（ｂｉｒｄ’５ｂｅａｋ ）と
呼けれるもので、酸化物５の深さにもよるが一般的に窓
開は領域の周辺から３〜５μｍは浸入する。
このことは、そのままＩＣの集積度の低下につながる。
本発明は上記問題点に鑑み素子の集積度を低下せしめる
ことがなく、素子間を分離するための絶縁膜の形成を含
む半導体装置の製造方法を提供するものである。
ことがなく、素子間を分離するための絶縁膜の形成を含
む半導体装置の製造方法を提供するものである。
即ち本発明は、半導体装置の製造において半導体基板の
素子形成域をレジストで覆ってエツチングを行ない、素
子形成領域以外の半導体基板表面に凹部を形成する工程
と１次に該半導体基板表面に熱酸化により熱酸化膜を形
成する工程とスピン−オン法によυ繭記半導体基板の凹
部内に素子形以下１本発明を図によ少詳細に説明する。
素子形成域をレジストで覆ってエツチングを行ない、素
子形成領域以外の半導体基板表面に凹部を形成する工程
と１次に該半導体基板表面に熱酸化により熱酸化膜を形
成する工程とスピン−オン法によυ繭記半導体基板の凹
部内に素子形以下１本発明を図によ少詳細に説明する。
本発明の方法で素子間分離のための絶縁膜を形成させる
に際しては、先ず半導体素子を形成しようとする領域を
レジストで覆ってシリコン基板１を例えｉｆ ｌ （Ｔ
Ｏｒｒ ）種変の圧力を有する４弗化炭素（ＣＦ４）と
酸素（０２）の混合ガス中でプラズマエツチングを行い
、第６図に示すように、シリコン基板の素子形成域１１
以外の部分Ｋ例えば深さ３〜５〔μｍ〕程度の凹部１２
を形成する。しかる後９００℃の水蒸気範四気中でｔｏ
ｏｏｃλ〕穆度の熱酸化１１１３を′前記シリコン基板
上に形成する。
に際しては、先ず半導体素子を形成しようとする領域を
レジストで覆ってシリコン基板１を例えｉｆ ｌ （Ｔ
Ｏｒｒ ）種変の圧力を有する４弗化炭素（ＣＦ４）と
酸素（０２）の混合ガス中でプラズマエツチングを行い
、第６図に示すように、シリコン基板の素子形成域１１
以外の部分Ｋ例えば深さ３〜５〔μｍ〕程度の凹部１２
を形成する。しかる後９００℃の水蒸気範四気中でｔｏ
ｏｏｃλ〕穆度の熱酸化１１１３を′前記シリコン基板
上に形成する。
次に、シラノール（８１（Ｏｆ（）４ ）を含むアルコ
ール溶液をスピンナを用いて前記シリコン基板に均一に
塗布する。このとき塗布液は前記凹部１２の中に入シ込
みその液面は素子形成領域１１とほぼ同じ高さまで達す
ることができる。
ール溶液をスピンナを用いて前記シリコン基板に均一に
塗布する。このとき塗布液は前記凹部１２の中に入シ込
みその液面は素子形成領域１１とほぼ同じ高さまで達す
ることができる。
しかる後、９票雰囲気中で８００〜１０００１１０の熱
処Ｓを行ない、酸化１ｉ１１１４を形成する。
処Ｓを行ない、酸化１ｉ１１１４を形成する。
以上説明したように本発明の方法によれば、レジストの
窓開は領域と同等の素子分離領域が形成できるため、素
子の集積度は大幅に向上する。ま九高圧酸化炉等の高価
で取り扱いの難しい装置を必畳としない。
窓開は領域と同等の素子分離領域が形成できるため、素
子の集積度は大幅に向上する。ま九高圧酸化炉等の高価
で取り扱いの難しい装置を必畳としない。
第１図及第４図は、従来の方法、第５図及第８図は本発
明による半導体装置の製造方法である。 図において、！・・・・・・シリコン基板、２・・・・
・・熱酸化によるシリコン酸化膜、３・・・・・・シリ
コン窒化膜。 ４・・・・・・絶縁物形成の大めの窓、５・・・・・・
素子分離のための７９Ｈｙ酸化物、７，８・・・・・・
素子形成領域。 １０・・・・・・フォトレジスト、１１・・・・・・素
子形成領域。 １２・・・・・・凹部、１３・・・・・・熱酸化による
シリコン酸化Ｍ１．１４・・・・・・スピン−オン法で
塗布したシリコン酸化膜である。
明による半導体装置の製造方法である。 図において、！・・・・・・シリコン基板、２・・・・
・・熱酸化によるシリコン酸化膜、３・・・・・・シリ
コン窒化膜。 ４・・・・・・絶縁物形成の大めの窓、５・・・・・・
素子分離のための７９Ｈｙ酸化物、７，８・・・・・・
素子形成領域。 １０・・・・・・フォトレジスト、１１・・・・・・素
子形成領域。 １２・・・・・・凹部、１３・・・・・・熱酸化による
シリコン酸化Ｍ１．１４・・・・・・スピン−オン法で
塗布したシリコン酸化膜である。
Claims (1)
- 素子間分離のための絶ｌ１ＩＩ膜領域を有する半導体装
置の製造方法において、シリコン基板の分離のための領
域に凹部を形成する工程と次に前記クリフン基板表面に
熱酸化によりシリコン酸化ｍを形化膜により前記絶縁膜
を形成はせることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992082A JPS58138047A (ja) | 1982-02-10 | 1982-02-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992082A JPS58138047A (ja) | 1982-02-10 | 1982-02-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58138047A true JPS58138047A (ja) | 1983-08-16 |
Family
ID=12012653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992082A Pending JPS58138047A (ja) | 1982-02-10 | 1982-02-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58138047A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111436A (ja) * | 1983-11-22 | 1985-06-17 | Toshiba Corp | 半導体装置の製造方法 |
| KR100480571B1 (ko) * | 1997-11-13 | 2005-07-25 | 삼성전자주식회사 | 반도체장치의소자분리방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255877A (en) * | 1975-11-01 | 1977-05-07 | Fujitsu Ltd | Semiconductor device |
| JPS5664453A (en) * | 1979-10-31 | 1981-06-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
-
1982
- 1982-02-10 JP JP1992082A patent/JPS58138047A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255877A (en) * | 1975-11-01 | 1977-05-07 | Fujitsu Ltd | Semiconductor device |
| JPS5664453A (en) * | 1979-10-31 | 1981-06-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111436A (ja) * | 1983-11-22 | 1985-06-17 | Toshiba Corp | 半導体装置の製造方法 |
| KR100480571B1 (ko) * | 1997-11-13 | 2005-07-25 | 삼성전자주식회사 | 반도체장치의소자분리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0216574B2 (ja) | ||
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| JP2000164691A (ja) | 半導体装置及びその製造方法 | |
| US4631219A (en) | Growth of bird's beak free semi-rox | |
| JPS58138047A (ja) | 半導体装置の製造方法 | |
| JPH04209551A (ja) | 半導体装置の製造方法 | |
| JPS5922344A (ja) | 半導体装置の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS5854651A (ja) | 半導体装置の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPS59107534A (ja) | 半導体装置の製造方法 | |
| JPS596557A (ja) | 半導体装置の製造方法 | |
| JP2983102B2 (ja) | 半導体装置，およびその製造方法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPS6260233A (ja) | 半導体装置の製造方法 | |
| JPS6339103B2 (ja) | ||
| JPS5963741A (ja) | 半導体装置の製造方法 | |
| JPH033948B2 (ja) | ||
| JP2943383B2 (ja) | 半導体装置の製造方法 | |
| JPH05218193A (ja) | 半導体装置の製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPS6021539A (ja) | 半導体装置の製造方法 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPH0254560A (ja) | 半導体装置の素子間分離構造 |