JPS61111544A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS61111544A
JPS61111544A JP23345384A JP23345384A JPS61111544A JP S61111544 A JPS61111544 A JP S61111544A JP 23345384 A JP23345384 A JP 23345384A JP 23345384 A JP23345384 A JP 23345384A JP S61111544 A JPS61111544 A JP S61111544A
Authority
JP
Japan
Prior art keywords
etchant
oxide film
wiring
etching
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23345384A
Other languages
English (en)
Other versions
JPH0416011B2 (ja
Inventor
Akinori Shimizu
了典 清水
Misao Saga
佐賀 操
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP23345384A priority Critical patent/JPS61111544A/ja
Publication of JPS61111544A publication Critical patent/JPS61111544A/ja
Publication of JPH0416011B2 publication Critical patent/JPH0416011B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、例えば、半導体集積回路基板上の絶A&膜に
開孔された倣細孔底面のエッチング方法に関する。
〔従来技術とその問題点〕
微細孔の底面をエッチングする技術は、半導体集積回路
の製造工程、例えば配線金属上に設けられるコンタクト
ホール形成工程においてしばしば用いられており、近年
は、@積回路の高集積度化。
配線の多層化に伴なって、ますます重要な技術となりつ
つある。その反面、コンタクトホール寸法の微細化、コ
ンタクトホール数の増加とともに、従来の技術では、コ
ンタクトホール底面の薄膜カ充分に除去し切れないとい
う間趙が生じている。
以下に、半導体集積回路多層配線工程でのコンタクトホ
ール形成の場合を主な工程順に断面図で示した第2図t
it乃至(dlに沿って従来行なわれているエッチング
方法を説明する。第2図farは半導体シリコン基板1
上のフィールド酸化膜2の表面に第11(tit−8i
膜を0.5μm堆積し、フォトリソグラフィ工程により
411−配線3を形成する工程、 lb)は第1層配線
3I3上に酸化膜を主成分とする0、7μ憔厚の層間絶
縁膜4を形成する工程、fclはフォトリソグラフィ工
程により、ポジ型レジストにコンタクトホールパターン
を形成し、レジストをマスクとして、炭化弗素系カスの
プラズマエツチングにて、層間絶縁膜4にコンタクトホ
ール5を開孔した後、酸素プラズマにて、レジストの灰
化を行う工程である。この酸素7ラズマによる灰化工程
では、酸素イオン−’t’+y素ラジカル等が存在し、
極めて強い酸化性雰囲気となっている。そのため、第1
層配1lilJ13の露出した表面が強(酸化され、数
10〜100λの酸化アルミニウム膜6が成長する。ま
た、レジストの灰化工程で酸素プラズマを用いない湿式
法を用いても、この工程終了後次工程までの間に、第1
層配線3の露出表面は大気にさらされるためドライエツ
チングのときと同様に10〜数lOへの酸化アルミニウ
ム膜6が成長する。このような酸化膜6は、5g1層配
線3とその上に形成される後述の第2層配線7との間の
コンタクトをとろつとする場合に、絶縁膜として働き、
コンタクト不良の原因となる。したがって、tc)の工
程で生じた酸化アルミニウム膜6をエッチング除去する
ために従来は、たとえば燐酸を主成分とする酸性の液を
処理液として使用していた。この場合コンタクトホール
5の寸法が5μ惜以上あれば上記のエツチング液がコン
タクトホール5内に充満するので、第1層配線3上の酸
化アルミニウム膜6をエッチング除去することが可能で
ある。しかし、コンタクトホール5の寸法が3μ爲程度
になるとIIIのエツチング液がコンタクトホール5内
に浸入することが困難になる。たとえ液が浸入したとし
【もエッチングによって生じた気泡がコンタクトホール
5V′3から放出されず、その気泡がエッチングの進行
を阻止するという事態を招き、結局第1層配線3上の酸
化アルミニウム膜6が完全に除去されず残ってしまう。
この状態で第2図1dlに示すようにAtの第21配線
金属7を蒸着し、フォトリソグラフィーにより配線を形
成しても、上記の残留酸化アルミニウム膜6がバリアと
なって、第1層配線3と第2層配線7との良好なコンタ
クトがとれない。集積回路では、上述のようなコンタク
トのよくない箇所が1ケ所でもあれば配線としては不完
全となり、不良となる。以上のようlこ従来のエッチン
グ技術では、半導体集積回路の集積度が高(なるにつれ
て、配線間のコンタクト不良の確圭が極めて高くなり、
素子の製造歩留りが格段に低下するという問題が生じて
いる。
〔発明の目的〕
本発明は、上述の欠点を除去し、半導体集積回路におけ
るきわめて微細なコンタクトホールにおいても、歩留り
良く配線間コンタクト形成が可能なエッチング方法を提
供することを目的とする。
〔発明の要点〕
本発明は、5μフル以下の大きさのコンタクトホールを
通じて、配y層間に良好なコンタクトを形gするために
、コンタクトホール低面に残存する絶M、膜を酸性のエ
ツチング液にて除去するに際して、耐酸性の非イオン活
性剤を添加したエツチング液を用いて微細なコンタクト
ホール内にエツチング液を充満させることにより、該絶
縁膜を完全に除去できるようにしたものである。
〔発明の実施例〕
はじめに本発明の実施例を再び第2図を参照して説明す
る。本発明の主眼は、微細なコンタクトホール内にエツ
チング液を充満させることを可能とすることにある。す
なわち、本発明の実施例では、燐酸を主成分とするエツ
チング液に非イオン活性剤例えばポリエチレングリコー
ルラクリルエーテルを0.1容量%添加したものをエツ
チング液として用いる。この種の非イオン活性剤は酸に
対する耐性が大きく、酸中でも充分表面活性効果を発揮
する。従って第2図1dlにおいて、このエツチング液
を用いるときはコンタクトホール5内にエッチング液が
充満し、第1層配線M3上の酸化アルミニウム膜5を完
全に除去することができる。
その結果第2図idlの第1層配線3と第2ノー配線7
との良好なコンタクトが得られるようになる。次に本発
明の別の実施例としてSiゲー)MOS塑を界効果トラ
ンジスタに適用した例を第2図に做って主要な工程順に
第1図1al乃至idlに示す。第2図と共通部分は同
一符号で表わしである。第1図1alは、ポリシリコン
ゲート8.ソース91.ドレイン92を形成した後、層
間絶縁酸化膜10を形成する工程である。tblはソー
ス91.ドレイン92から電極を引き出すための3μm
角の極めて微細なコンタクトホール51.52ヲフオト
リソグラフイー技術により開口する工程である。この場
合も、フォトリソグラフィー後のレジスト灰化工程で酸
素ガスプラズマを使用し、その後も表面が大気に曝され
るためコンタクトホール51 、52底面のソース91
.  ドレイン92に相当するシリコン基板1が酸化さ
れ、その部分にそれぞれ10〜数1OAの酸化シリコン
膜11゜12が成長する。tc+が本発明を適用する工
程であり、1:20の希弗酸に0.1容量%のポリエチ
レングリコールラウリルエーテルを添加した酸性の液で
エッチングする。液は活性化されており、上記の微細な
開口部51 、52にも充分浸入して、開口部底面の酸
化シリコン膜11 、12を完全に除去することができ
る。その後、AL−5ijiを堆積し、フォ) 11ノ
グラフイー技術により配線パターン31を形成すれば、
接触抵抗の極めて低い良好な配線が得られる。
以上二つの実施例で微細孔の大きさの下限は1μmまで
適用することができる。1μ惧角以下の小さい孔では酸
エッチング自体不可能となる。
なお本発明では、非イオン活性剤を上述のポリエチレン
グリコールラウリルエーテルに限ることなく例えば、ポ
リエチレングリコールアルキルエーテル、ポリエチレン
グリコールアルキルフェニルエーテル、ポリエチレンク
リコール脂肪酸エステルなど非イオン活性剤全般を包括
することは言うまでもない。また本発明の方法は半導体
素子に限ることなく例えば単体の金属や合金などの微細
孔や複雑形状部でエッチング液が十分行きわたらないと
きに、その部分に形成された表面酸化被膜を除去する場
合などにも有効に作用する。
〔発明の効果〕
以上説明したように、半導体素子にコンタクトホールを
設ける過程でレジストを灰化するとき、コンタクトホー
ルの底面となる下地が酸化雰囲気にさらされることや放
置されることによって下地面に酸化破膜が形成されるの
で、この酸化被膜を除去しなげればならないが、従来用
いてきた酸性工、テンダ液は5μ筒以下の微細なコンタ
クトホールではエッチング液がコンタクトホール内に浸
入しにくくその酸化被膜の除去が困難であり、コンタク
トホールを介して配線金属とのコンタクトをとるのに、
残された酸化被膜のもつ大きな電気抵抗に阻害されて良
好な接続状態が得られなかったのに対して、本発明によ
れば実施例で述べたごとく、半導体素子に悪影響を及ば
ずことなく濡れ性を良くする耐酸性の非イオン活性剤を
添加した酸性エッチング液を用いることにより、5μm
以下の微細孔径のコンタクトホールでも微細孔中に十分
エッチング液が浸入充満し、残存する酸化被膜は完全に
除去されるので、多数の砿細なコンタクトホールを必要
とする半導体集積回路を#造するに当って多ノー配線間
や半導体基板と配線金属間に極めて歩留りよくt気的に
良好なコンタクトを得ることができ・b。
【図面の簡単な説明】
第1図は本発明の適用されるSiゲー)MO8型電界効
果トランジスタの主な製造工程順を示した断面図、第2
図は従来および本発明の適用される半導体集積回路の主
な製造工程順を示した断面図である。 l・・・シリコン基板、2・・・フィールド酸化膜、3
.31・・・第1層配線、4,10・・・層間絶縁膜。 5 、51、.52・・・コンタクトホール、6・・・
酸化アルミニウム膜、7・・・第2層配線、8・・・ポ
リシリコンゲート、91・・・ソース、92・・・ドレ
イン。

Claims (1)

  1. 【特許請求の範囲】 1)微細孔の底面に生成される酸化被膜をエッチング除
    去する方法において、耐酸性の非イオン活性剤を含む酸
    性エッチング液を用いることを特徴とするエッチング方
    法。 2)特許請求の範囲第1項記載の方法において、微細孔
    の大きさは1〜5μm角であることを特徴とするエッチ
    ング方法。 3)特許請求の範囲第1項または第2項記載の方法にお
    いて、酸化被膜がAl_2O_3であり、燐酸を主成分
    とするエッチング液を用いることを特徴とするエッチン
    グ方法。 4)特許請求の範囲第1項または第2項記載の方法にお
    いて、酸化被膜がSiO_2であり、弗酸を主成分とす
    るエッチング液を用いることを特徴とするエッチング方
    法。
JP23345384A 1984-11-06 1984-11-06 エツチング方法 Granted JPS61111544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23345384A JPS61111544A (ja) 1984-11-06 1984-11-06 エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23345384A JPS61111544A (ja) 1984-11-06 1984-11-06 エツチング方法

Publications (2)

Publication Number Publication Date
JPS61111544A true JPS61111544A (ja) 1986-05-29
JPH0416011B2 JPH0416011B2 (ja) 1992-03-19

Family

ID=16955272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23345384A Granted JPS61111544A (ja) 1984-11-06 1984-11-06 エツチング方法

Country Status (1)

Country Link
JP (1) JPS61111544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9290695B2 (en) 2013-04-19 2016-03-22 Joled Inc Method for manufacturing a thin-film semiconductor device using an etching solution for an aluminum oxide film

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956482A (ja) * 1982-08-30 1984-03-31 Daikin Ind Ltd エツチング剤組成物

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956482A (ja) * 1982-08-30 1984-03-31 Daikin Ind Ltd エツチング剤組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9290695B2 (en) 2013-04-19 2016-03-22 Joled Inc Method for manufacturing a thin-film semiconductor device using an etching solution for an aluminum oxide film

Also Published As

Publication number Publication date
JPH0416011B2 (ja) 1992-03-19

Similar Documents

Publication Publication Date Title
JPH02278820A (ja) エアブリッジ金属相互接続の製造方法
US7037822B2 (en) Method of forming metal line in semiconductor device
JPS61111544A (ja) エツチング方法
JPS6255694B2 (ja)
JPH0313744B2 (ja)
JPS6349371B2 (ja)
JPH04259241A (ja) 半導体装置の製造方法
JP2001250861A (ja) 半導体装置および半導体装置の製造方法
JPH02134818A (ja) 配線構造体の形成法
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
JP2678049B2 (ja) 半導体装置の洗浄方法
JPS58155A (ja) 半導体装置の製造方法
JP3295172B2 (ja) ドライエッチング方法及び半導体装置の製造方法
KR100214082B1 (ko) 반도체소자의 금속 배선 형성 방법
KR100468694B1 (ko) 반도체장치의콘택형성방법
JPH0536684A (ja) 半導体装置の製造方法
JPH03148854A (ja) 半導体集積回路装置の製造方法
JPS6358373B2 (ja)
JPS59175124A (ja) 半導体装置の製造方法
JPS58197748A (ja) 半導体装置の製造方法
JPH01157556A (ja) 多層金属配線の形成方法
JPS6258543B2 (ja)
JPS59115542A (ja) 半導体装置の製造方法
JPS5910226A (ja) 半導体装置の製造方法
JPH0737834A (ja) 半導体装置の製造方法