JPS6098681A - 半導体記憶素子 - Google Patents
半導体記憶素子Info
- Publication number
- JPS6098681A JPS6098681A JP20636983A JP20636983A JPS6098681A JP S6098681 A JPS6098681 A JP S6098681A JP 20636983 A JP20636983 A JP 20636983A JP 20636983 A JP20636983 A JP 20636983A JP S6098681 A JPS6098681 A JP S6098681A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electrons
- diffusion layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 3
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract 2
- 239000007924 injection Substances 0.000 claims abstract 2
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 description 14
- 239000010408 film Substances 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁層を流れるトンネル電流ｔ流により電子
を１１位的に浮遊状態にある電極に蓄積することにより
情報の記憶を行い、また放出することにより情報の消去
を行う不揮発性記憶素子に関する。
を１１位的に浮遊状態にある電極に蓄積することにより
情報の記憶を行い、また放出することにより情報の消去
を行う不揮発性記憶素子に関する。
−Ｆ配子揮発性記憶素子は、電気的に情報の消去。
ヤＦき込みができるイｌし、電源を与えない放置状？Ｉ
ｉにおいても記憶内容が保持されるという訓点があるた
め高師間な用途に用いられている。ここで従来の構造お
よび情報の記４、ツレ消去のメカニズムについて１９明
する 第１図に従来の不揮発性記憶素子の構造の一例を示す。
ｉにおいても記憶内容が保持されるという訓点があるた
め高師間な用途に用いられている。ここで従来の構造お
よび情報の記４、ツレ消去のメカニズムについて１９明
する 第１図に従来の不揮発性記憶素子の構造の一例を示す。
ここに１１はＰ形基板、１２けｌＪ拡散層、１３ＩＩ：
ｔフィールド絶Ｈ膜、１４は薄い第１層目絶縁膜、１ｓ
ｒ：ｒｔｒｔ１層目ポリシリコン、１６は第２層目絶縁
膜、１７け第２層目ポリシリコンである。
ｔフィールド絶Ｈ膜、１４は薄い第１層目絶縁膜、１ｓ
ｒ：ｒｔｒｔ１層目ポリシリコン、１６は第２層目絶縁
膜、１７け第２層目ポリシリコンである。
第１図に訃いて情報を書き込む際にσＮ拡散層１２に対
シて笛２Ｉ※目ポリシリコン１７に正の高電圧を印加す
る。このとき第１層目ポリシリコン１５、Ｎ＋拡散層１
２間にトンネル電流が流れる程度に第１層目絶縁す膜１
４が薄けねばトンネル電流により電子が第１層目ポリシ
リコン１５に蓄積さり、配子、＆状、熊となる。、また
消去の際には逆にｉ！ｇ２層目ポリシリコン１７に対し
てＮ拡散層１２に高電圧を印加すると、記憶時と逆の働
程で第１層目ポリシリコン１５に蓄積されていた’ＦＩ
Ｔ子がＮ拡散層１２ｆてノ々出さね、記（、＋：°が消
去される。
シて笛２Ｉ※目ポリシリコン１７に正の高電圧を印加す
る。このとき第１層目ポリシリコン１５、Ｎ＋拡散層１
２間にトンネル電流が流れる程度に第１層目絶縁す膜１
４が薄けねばトンネル電流により電子が第１層目ポリシ
リコン１５に蓄積さり、配子、＆状、熊となる。、また
消去の際には逆にｉ！ｇ２層目ポリシリコン１７に対し
てＮ拡散層１２に高電圧を印加すると、記憶時と逆の働
程で第１層目ポリシリコン１５に蓄積されていた’ＦＩ
Ｔ子がＮ拡散層１２ｆてノ々出さね、記（、＋：°が消
去される。
しかし土述した従来の記憶方法では情報の書き込み時間
を短縮するためには、第１層口絵を塗膜１４の薄膜イｔ
： （２００Ａ以下）と第２層目ポリシリコン１７の高
電圧化が必要となり、二［利′の安定化、デバイスＩ／
′）ｉ１ｉＩ圧の開明’７ｃどを解決する必要が出てく
る。
を短縮するためには、第１層口絵を塗膜１４の薄膜イｔ
： （２００Ａ以下）と第２層目ポリシリコン１７の高
電圧化が必要となり、二［利′の安定化、デバイスＩ／
′）ｉ１ｉＩ圧の開明’７ｃどを解決する必要が出てく
る。
本発明はかかる欠点を除去したもので、従来の（（′４
造に比べ、書微込み時間を短縮でき、第１層目絶縁膜１
４．のＩＩさを同等もしくけｎ膜化でき、かつ第２層目
ポリシリコン１７に印加する重圧を低電化できる構造と
記憶方法を提案するものである。
造に比べ、書微込み時間を短縮でき、第１層目絶縁膜１
４．のＩＩさを同等もしくけｎ膜化でき、かつ第２層目
ポリシリコン１７に印加する重圧を低電化できる構造と
記憶方法を提案するものである。
第２図に本発明による不揮発性記憶素子の一例を示す。
ここで１１〜１７け第１図の１１〜１７と同様である。
筆２図に従い本発明による記憶方法を述べる。
いま耐拡散層１２、Ｐ形基板１１とが順バイγヌ状態と
なるように電位を右える。このときｐ形基板１１に電子
が注入される。第２層目ポリシリコン１７にＰ形帖板１
１に対して正の高電圧を印加すると、Ｐ形基板１１へ注
入され移動する電子が高・ｙｔ界により引六つけられ、
第１層目絶縁層１４を介したトンネル定流により、第１
層目ポリシリコン１６に蓄積され記憶が行なわれる。情
報の消去ｔｔｐ形基板基板とＮ拡散Ｗｉ１２を同電位と
して高電圧を印加し、電子をＰ形基板１１とＮ拡散層１
２に放出すること（（より行なわれる。
なるように電位を右える。このときｐ形基板１１に電子
が注入される。第２層目ポリシリコン１７にＰ形帖板１
１に対して正の高電圧を印加すると、Ｐ形基板１１へ注
入され移動する電子が高・ｙｔ界により引六つけられ、
第１層目絶縁層１４を介したトンネル定流により、第１
層目ポリシリコン１６に蓄積され記憶が行なわれる。情
報の消去ｔｔｐ形基板基板とＮ拡散Ｗｉ１２を同電位と
して高電圧を印加し、電子をＰ形基板１１とＮ拡散層１
２に放出すること（（より行なわれる。
この構造、および記憶方法は、Ｐ形基叛１１に向−て注
入され移ｉ％するエネルギーを持−ｆｃ ｉＩｉ子を、
かつＩＰ、１層目Ｐ）警護１４を介して高電界で引きつ
けるので、従来の方法に比べ止子に対して高エネルギー
が付加さね、トンネルｆｆ１Ｔ流が増加し書き込み時（
：１１を甥縮でへ、それにイｔＬい筑１層目絶縁１１り
１４の厚膜化または氾２層目ポリシリコン１７に印加す
る重圧の低電化が可能となる。
入され移ｉ％するエネルギーを持−ｆｃ ｉＩｉ子を、
かつＩＰ、１層目Ｐ）警護１４を介して高電界で引きつ
けるので、従来の方法に比べ止子に対して高エネルギー
が付加さね、トンネルｆｆ１Ｔ流が増加し書き込み時（
：１１を甥縮でへ、それにイｔＬい筑１層目絶縁１１り
１４の厚膜化または氾２層目ポリシリコン１７に印加す
る重圧の低電化が可能となる。
Ｊｕ士の様に本発明は従来の欠点全除去している。
第１図・・本発明で対象と干る不揮発性記ｔ（ｉ、 ？
＋４子の従来の構造の一例。 第２図・・本発明の不揮発性記憶素子の一例１１ ・・
Ｐ形基板 １２・・耐拡散層１３ ・・フィールド絶縁
膜 １４・・第１層目絶縁膜１５・・ｇＩ層目ポリシリ
コン １６・・第２層目絶縁膜１７ ・・第２層目ポリ
シリコン 以 土 出願人 株式会社 諏訪精工舎 代理人 弁理士 最 ト 務
＋４子の従来の構造の一例。 第２図・・本発明の不揮発性記憶素子の一例１１ ・・
Ｐ形基板 １２・・耐拡散層１３ ・・フィールド絶縁
膜 １４・・第１層目絶縁膜１５・・ｇＩ層目ポリシリ
コン １６・・第２層目絶縁膜１７ ・・第２層目ポリ
シリコン 以 土 出願人 株式会社 諏訪精工舎 代理人 弁理士 最 ト 務
Claims (1)
- 【特許請求の範囲】 １）基板上の−ｒｍＫ、ｒｉｖ４ｒ ｔ の？ＮＨ１ｍ
位的に浮遊状態にある第１の電極、第２のかＨ層、第２
の？しＦ＋ｉｉが積層された電気的・書き換七可能な不
揮発性記憶素子のＸ■子またけ正孔の注入、放出部分に
おいて基板上で、−Ｆ記絶躬層、電（夕等が形成されて
いるところの一部に重なるようにして上記絶ｔイ・層、
１を希等が形成されていない一部に、基板内不純物に対
して異極な不純物から成る拡散層を設けたことをｌｔｊ
徴とする半導体記憶１子。 ２）上記構造において、上記基板と上記拡散層上記基板
に注入された電子またけ正孔を、上記第１の電極に蓄積
させ情報の記ｔ６を行い、また逆に−Ｆ記鉱散層に、上
記Ｍ２徂謝に対して正また負の高電圧を印加し、第１の
電極に蓄積された電子、正孔をトンネル電流、上町拡散
層に放出することによ！７消去を行うことを特徴とする
半導体記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20636983A JPS6098681A (ja) | 1983-11-02 | 1983-11-02 | 半導体記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20636983A JPS6098681A (ja) | 1983-11-02 | 1983-11-02 | 半導体記憶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6098681A true JPS6098681A (ja) | 1985-06-01 |
Family
ID=16522181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20636983A Pending JPS6098681A (ja) | 1983-11-02 | 1983-11-02 | 半導体記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098681A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233769A (ja) * | 1990-08-21 | 1992-08-21 | Philips Gloeilampenfab:Nv | 半導体メモリ |
| JPH04233768A (ja) * | 1990-08-21 | 1992-08-21 | Philips Gloeilampenfab:Nv | 半導体メモリ及びその動作方法 |
-
1983
- 1983-11-02 JP JP20636983A patent/JPS6098681A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233769A (ja) * | 1990-08-21 | 1992-08-21 | Philips Gloeilampenfab:Nv | 半導体メモリ |
| JPH04233768A (ja) * | 1990-08-21 | 1992-08-21 | Philips Gloeilampenfab:Nv | 半導体メモリ及びその動作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3696791B2 (ja) | 半導体記憶装置 | |
| JPH01161770A (ja) | 不揮発性半導体記憶装置 | |
| US4363110A (en) | Non-volatile dynamic RAM cell | |
| US3590337A (en) | Plural dielectric layered electrically alterable non-destructive readout memory element | |
| KR100324191B1 (ko) | 비휘발성반도체기억장치내에서의데이터소거방법 | |
| US4446535A (en) | Non-inverting non-volatile dynamic RAM cell | |
| JPS6098681A (ja) | 半導体記憶素子 | |
| JP3324691B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ書き換え方法 | |
| JP2002009255A (ja) | 不揮発半導体記憶装置 | |
| JPH084114B2 (ja) | 半導体不揮発性ｒａｍ | |
| JPH04177769A (ja) | 電荷メモリ装置 | |
| JP2006086206A (ja) | 不揮発性メモリ | |
| JP3206975B2 (ja) | 半導体記憶装置 | |
| JPH11111866A (ja) | 半導体記憶装置およびその書き込み・消去方法 | |
| JPS61245577A (ja) | 不揮発性半導体メモリ素子 | |
| JPH05299663A (ja) | 半導体記憶装置 | |
| JPH06151878A (ja) | 不揮発性半導体記憶装置 | |
| JPH0413295A (ja) | 不揮発性半導体記憶装置の消去方法と不揮発性半導体記憶回路 | |
| JPH03230577A (ja) | 半導体記憶装置 | |
| JPH06224439A (ja) | 不揮発性半導体記憶装置 | |
| JPS6017967A (ja) | 半導体記憶装置 | |
| JPS59229873A (ja) | 不揮発性メモリおよびその駆動方法 | |
| JPS5834944B2 (ja) | 半導体記憶装置 | |
| JPH1187656A (ja) | 半導体記憶装置 | |
| JPS6146979B2 (ja) |