JPH04233769A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPH04233769A
JPH04233769A JP3232432A JP23243291A JPH04233769A JP H04233769 A JPH04233769 A JP H04233769A JP 3232432 A JP3232432 A JP 3232432A JP 23243291 A JP23243291 A JP 23243291A JP H04233769 A JPH04233769 A JP H04233769A
Authority
JP
Japan
Prior art keywords
memory
memory cells
cells
floating gate
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3232432A
Other languages
English (en)
Inventor
Heinz-Peter Frerichs
ハインツ−ペテル フレリッヒス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04233769A publication Critical patent/JPH04233769A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、トンネル電流により電
気的にプログラム及び消去しうる不揮発性メモリセル(
EEPROM)を、各群がn行m列になっている複数の
メモリセル群に配置して成る半導体メモリであって、前
記のメモリセルは、ソース及びドレイン領域と、これら
ソース及びドレイン領域間に形成されゲート酸化物によ
り被覆されているチャネルと、前記ゲート酸化物上を延
在する浮動ゲートと、この浮動ゲートから薄肉誘電体に
よって分離されてこの浮動ゲートの上方を延在する制御
ゲートとを以って浮動ゲートトランジスタを構成するよ
うに半導体本体中に形成され、前記のゲート酸化物及び
薄肉誘電体はファウラー・ノルトハイムトンネル電流に
よって電子を浮動ゲートに向けて或いは浮動ゲートから
流れうるように選択され、前記のメモリセル群はn個の
メモリセルのソース及びドレインが直列に接続されるよ
うに形成され、この直列接続がメモリセル群の列に対す
るビットラインを形成し、前記の制御ゲートはメモリセ
ル群の行で互いに隣り合うm個のメモリセルに対し共通
であり且つメモリセル群の行に対するワードラインを構
成している半導体メモリに関するものである。本発明は
又、このような半導体メモリを動作させる方法にも関す
るものである。
【0002】
【従来の技術】この種類の半導体メモリは雑誌IEEE
 Journal of Solid−State−C
ircuits 24 (1989)5の第1238〜
1243頁に記載されており既知である。この既知の半
導体メモリでは、群( 又はブロック) 毎の消去や幾
何学的に順次に配置したセルに順次に書込むことしかで
きない為、書込み及び消去の可能性が制限されている。
【0003】
【発明が解決しようとする課題】本発明の目的は、ラン
ダムなプログラミング及び消去を可能とした前述した種
類の半導体メモリを提供せんとするにある。
【0004】
【課題を解決するための手段】本発明は、トンネル電流
により電気的にプログラム及び消去しうる不揮発性メモ
リセル(EEPROM)を、各群がn行m列になってい
る複数のメモリセル群に配置して成る半導体メモリであ
って、前記のメモリセルは、ソース及びドレイン領域と
、これらソース及びドレイン領域間に形成されゲート酸
化物により被覆されているチャネルと、前記ゲート酸化
物上を延在する浮動ゲートと、この浮動ゲートから薄肉
誘電体によって分離されてこの浮動ゲートの上方を延在
する制御ゲートとを以って浮動ゲートトランジスタを構
成するように半導体本体中に形成され、前記のゲート酸
化物及び薄肉誘電体はファウラー・ノルトハイムトンネ
ル電流によって電子を浮動ゲートに向けて或いは浮動ゲ
ートから流れうるように選択され、前記のメモリセル群
はn個のメモリセルのソース及びドレインが直列に接続
されるように形成され、この直列接続がメモリセル群の
列に対するビットラインを形成し、前記の制御ゲートは
メモリセル群の行で互いに隣り合うm個のメモリセルに
対し共通であり且つメモリセル群の行に対するワードラ
インを構成している半導体メモリにおいて、メモリセル
群の列のn個のセルのゲート酸化物の下側に位置する領
域が相互接続されて、ソース及びドレイン領域から分離
されたプログラミングラインを形成したことを特徴とす
る。
【0005】本発明により構成した半導体メモリは、ラ
ンダムにプログラミング及び消去することができ、更に
供給するプログラミング電圧が低くて足りるという利点
も有している。その理由は、列を構成する各ラインに供
給するプログラミング電圧はこれらの列のプログラミン
グ状態に依存しない為である。
【0006】本発明の他の例において、前記の浮動ゲー
トをチャネルの幅全体に亘っては延在させず、これによ
り各メモリセル内に前記の浮動ゲートトランジスタと並
列に接続され且つ前記の制御ゲートのみによって制御さ
れる並列トランジスタを形成すれば、アクセス時間が短
い場合に生じるメモリセルの過消去による問題を生じる
ことなく追加のアクセストランジスタを省略することが
できる。
【0007】本発明は更に、半導体メモリを動作せる方
法において、メモリセルの読取り中、非選択メモリセル
の並列トランジスタが導通するように、印加電圧を選択
することを特徴とする。このようにすることにより、生
じるおそれのある過消去により影響を受けるおそれのあ
るメモリセルの状態にかかわらず、選択セルのみが読取
られるようになる。この場合のメモリセル群のメモリセ
ルの個数は最大許容アクセス時間のみによって制限され
る。
【0008】
【実施例】図1は本発明による半導体メモリのメモリセ
ルのレイアウトを示す。この図1のIII −III 
線及びIV−IV線上を断面としたこのメモリセルの断
面図を図3及び4にそれぞれ示してある。これらのメモ
リセルはP導電型の珪素基板中に形成する。
【0009】この半導体基板上にまず最初約500nm
 の厚さの酸化物10を成長させる。次に、イオン注入
によりN+ 導電型領域20を形成する。これらN+ 
導電型領域は後にインジェクタ領域と相俟ってプログラ
ミングラインを形成する。次に再び酸化を行なって、最
初に設けた酸化物10とN+ 導電型領域20上に形成
された酸化物30との双方を約800nm の厚さにす
る。次の工程でゲート酸化物40を25nmの厚さに成
長させる。次にこの酸化物を60の位置で腐食除去し、
インジェクタ領域50をイオン注入により形成し、その
上に約8nmの厚さのトンネル酸化物60を成長させる
【0010】次に、浮動ゲートを形成する第1多結晶珪
素層70を堆積し、これにドーピングし、これを所望形
状にする。その後、オキシニトリドより成る約40nm
の厚さの誘電体層80と、その上で制御ゲートを構成す
る約200 〜400nm の厚さの第2多結晶珪素層
90とをこの順序で設け、ドーピングし所望形状にする
【0011】このようにして製造したメモリセルは図3
に示すように並列に接続された2つのトランジスタを有
し、一方のトランジスタ220 は浮動ゲート70の下
側に位置するチャネル部分より成り、追加の他方のトラ
ンジスタ210 は制御ゲート90の下側のみに位置す
るチャネル部分より成っている。
【0012】これらトランジスタのソース及びドレイン
領域95は、第2多結晶珪素層90を自己整列的に設け
た後にイオン注入により設ける。しかし、これらをN+
 導電型の埋込み層を以って構成することもできる。
【0013】図2は一例として2×2メモリセルのメモ
リセル群を示し、図5はセル100, 110, 12
0, 130を有するこのメモリセル群の回路図を示す
。セル100 及び110 に対するビットラインを符
号150 で示し、セル120 及び130 に対する
ビットラインを符号170 で示す。1 ビントライン
に接続されているセルは直列に接続されている為、セル
100 のソースは同時にセル110 のドレインであ
る。各列の最終セルのソース領域は共通のソースライン
200 に接続されている。セル100 及び120 
に対するワードラインは符号180 で示し、セル11
0 及び130 に対するワードラインは符号190 
で示してある1つのワードラインにはメモリの大きさに
応じて8* 個のセルが接続される。プログラミングラ
イン140 及び160 はセル100, 110及び
120, 130をそれぞれプログラミング及び消去す
る作用をする。
【0014】半導体メモリを動作させるに当っては、印
加電圧を、メモリセル群の非選択メモリセル行の並列ト
ランジスタ(240, 260) が読取り中に導通す
るように選択する。例えば、セル100 を選択し読取
る必要がある場合には、電源電圧Vs(例えば5V)を
非選択セルのワードライン(この場合190)に印加し
、従って浮動ゲートトランジスタの電荷状態にかかわら
ず並列トランジスタ240, 260が導通せしめられ
る。読取るべきセルが接続されているワードライン18
0 には0Vの電圧を印加し、並列トランジスタ230
 を非導通とする。ビットライン150 には読取り増
幅器SAが接続され、共通ソースライン200 が接地
される。この場合、電流が流れるか否かはメモリせる1
00 の浮動ゲートの電荷状態に依存し、浮動ゲートが
正で論理値1に対応する場合電流が流れ、浮動ゲートが
負で論理値0に対応する場合電流が流れない。
【0015】選択セル100 を消去するには、このセ
ルが接続されているワードライン180 にプログラミ
ング電圧VP (約13V)を印加し、このセルが接続
されているプログラミングライン140 に0Vを印加
する。第1多結晶珪素層70、すなわち浮動ゲートと第
2多結晶珪素層90、すなわち制御ゲートとの間の容量
性結合の為に、印加電圧VP の大部分がトンネル酸化
物60(図3及び4)を通り抜け、従って電子はファウ
ラー・ノルトハイム(Fowler−Nordheim
)トンネル電流により浮動ゲート70に到達せしめられ
この浮動ゲート70に負電荷を与える。これと同時に非
選択セル110, 120及び130 を消去せしめな
いようにするために、非選択セルのみが接続されている
ワードライン190 に動作電圧VS を印加し、非選
択プログラミングライン160 に約2/3 VP (
これを図面に〜2/3VP で示す) を印加する。選
択セル100 に書込みを行なうためには、このセルが
接続されているワードライン180 に0Vを印加し、
このセルが接続されているプログラムライン140 に
VP (約13V)を印加する。この場合も、第1多結
晶珪素層70、すなわち浮動ゲートと、第2多結晶珪素
層90、すなわち制御ゲートとの間の容量性結合の為に
、印加電圧VP の大部分がトンネル酸化物60を通り
抜け、従って電子がこの場合もファウラー・ノルトハイ
ムトンネル電流によって浮動ゲート70から流れ去り、
この浮動ゲート70を正に帯電させる。これと同時に非
選択セル110, 120及び130 をプログラミン
グしないようにするために、非選択セルのみが接続され
ているワードライン190 に約2/3 VP を印加
し、非選択セルに対するプログラミングライン160 
に電圧VS を印加する。消去、読取り、書込みの3種
類の動作に際しワードライン、ビットライン及びプログ
ラミングラインに印加される電圧を(セル100 を選
択した場合で)図5に書込んである。この図5において
、flは関連のラインが浮動であるということを示し、
*は関連のラインが浮動であるか或いは約1/2 VS
の電圧に接続されているということを示す。
【図面の簡単な説明】
【図1】本発明による半導体メモリのメモリセルのレイ
アウトを示す線図である。
【図2】図1によるメモリセルの4個を以って構成した
1メモリセル群のレイアウトを示す線図である。
【図3】図1のIII −III 線上を断面としてメ
モリセルを示す断面図である。
【図4】図1のIV−IV線上を断面としてメモリセル
を示す断面図である。
【図5】4個のメモリセルより成る図2のメモリセル群
を示す回路図である。
【符号の説明】
10, 30  酸化物 20  N+ 導電型領域 40  ゲート酸化物 50  インジェクタ領域 60  トンネル酸化物 70  第1多結晶珪素層(浮動ゲート)80  誘電
体層 90  第2多結晶珪素層(制御ゲート)95  ソー
スおよびドレイン領域 100, 110, 120, 130  メモリセル
140, 160  プログラミングライン150, 
170  ビットライン 180, 190  ワードライン 200   ソースライン

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  トンネル電流により電気的にプログラ
    ム及び消去しうる不揮発性メモリセル(EEPROM)
    を、各群がn行m列になっている複数のメモリセル群に
    配置して成る半導体メモリであって、前記のメモリセル
    は、ソース及びドレイン領域と、これらソース及びドレ
    イン領域間に形成されゲート酸化物により被覆されてい
    るチャネルと、前記ゲート酸化物上を延在する浮動ゲー
    トと、この浮動ゲートから薄肉誘電体によって分離され
    てこの浮動ゲートの上方を延在する制御ゲートとを以っ
    て浮動ゲートトランジスタを構成するように半導体本体
    中に形成され、前記のゲート酸化物及び薄肉誘電体はフ
    ァウラー・ノルトハイムトンネル電流によって電子を浮
    動ゲートに向けて或いは浮動ゲートから流れうるように
    選択され、前記のメモリセル群はn個のメモリセルのソ
    ース及びドレインが直列に接続されるように形成され、
    この直列接続がメモリセル群の列に対するビットライン
    を形成し、前記の制御ゲートはメモリセル群の行で互い
    に隣り合うm個のメモリセルに対し共通であり且つメモ
    リセル群の行に対するワードラインを構成している半導
    体メモリにおいて、メモリセル群の列のn個のセルのゲ
    ート酸化物の下側に位置する領域が相互接続されて、ソ
    ース及びドレイン領域から分離されたプログラミングラ
    インを形成していることを特徴とする半導体メモリ。
  2. 【請求項2】  請求項1に記載の半導体メモリにおい
    て、前記の浮動ゲートをチャネルの幅全体に亘っては延
    在させず、これにより各メモリセル内に前記の浮動ゲー
    トトランジスタと並列に接続され且つ前記の制御ゲート
    のみによって制御される並列トランジスタを形成したこ
    とを特徴とする半導体メモリ。
  3. 【請求項3】  請求項2に記載の半導体メモリにおい
    て、各行の個々のメモリセルでインジェクタ領域を形成
    する領域が、これと同じ導電型で細条状のプログラミン
    グラインを形成する高ドープ領域により相互接続されて
    いることを特徴とする半導体メモリ。
  4. 【請求項4】  請求項1〜3のいずれか一項に記載の
    半導体メモリを動作させるに当り、メモリセルの読取り
    中、非選択メモリセルの並列トランジスタが導通するよ
    うに、印加電圧を選択することを特徴とする半導体メモ
    リの動作方法。
JP3232432A 1990-08-21 1991-08-21 半導体メモリ Pending JPH04233769A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4026408A DE4026408A1 (de) 1990-08-21 1990-08-21 Elektrisch programmier- und loeschbarer halbleiterspeicher und verfahren zu seinem betrieb
DE4026408.4 1990-08-21

Publications (1)

Publication Number Publication Date
JPH04233769A true JPH04233769A (ja) 1992-08-21

Family

ID=6412619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3232432A Pending JPH04233769A (ja) 1990-08-21 1991-08-21 半導体メモリ

Country Status (4)

Country Link
EP (1) EP0472241B1 (ja)
JP (1) JPH04233769A (ja)
KR (1) KR100221900B1 (ja)
DE (2) DE4026408A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098681A (ja) * 1983-11-02 1985-06-01 Seiko Epson Corp 半導体記憶素子
JPS6254962A (ja) * 1985-09-04 1987-03-10 Nec Corp トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413772A (en) * 1987-07-08 1989-01-18 Seiko Instr & Electronics Method of reading semiconductor non-volatile memory
JP2647101B2 (ja) * 1987-11-17 1997-08-27 株式会社東芝 不揮発性半導体メモリ装置
WO1990004855A1 (fr) * 1988-10-21 1990-05-03 Kabushiki Kaisha Toshiba Memoire a semi-conducteurs remanente et procede de production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098681A (ja) * 1983-11-02 1985-06-01 Seiko Epson Corp 半導体記憶素子
JPS6254962A (ja) * 1985-09-04 1987-03-10 Nec Corp トランジスタ

Also Published As

Publication number Publication date
DE59108977D1 (de) 1998-06-10
EP0472241A2 (de) 1992-02-26
DE4026408A1 (de) 1992-02-27
EP0472241A3 (en) 1993-01-07
KR100221900B1 (en) 1999-09-15
EP0472241B1 (de) 1998-05-06
KR920005145A (ko) 1992-03-28

Similar Documents

Publication Publication Date Title
US6181597B1 (en) EEPROM array using 2-bit non-volatile memory cells with serial read operations
US5544103A (en) Compact page-erasable eeprom non-volatile memory
JP3854348B2 (ja) Nand型のフラッシュメモリ素子及びその駆動方法
US5812452A (en) Electrically byte-selectable and byte-alterable memory arrays
JP3238461B2 (ja) Epromセルアレイ
US20040166634A1 (en) Array architecture and process flow of nonvolatile memory devices for mass storage applications
US7551491B2 (en) Unit cell of a non-volatile memory device, a non-volatile memory device and method thereof
KR960016106B1 (ko) 비 휘발성 반도체 메모리 장치
JP2009267185A (ja) 不揮発性半導体記憶装置
JPH03155667A (ja) フラッシュ消去epromメモリ用の新規なアーキテクチャー
US5784325A (en) Semiconductor nonvolatile memory device
US6284601B1 (en) Method for fabricating electrically selectable and alterable memory cells
US6424002B1 (en) Transistor, transistor array and non-volatile semiconductor memory
JP2003508873A (ja) Eepromアプリケーションのための1トランジスタメモリセル
JPH01130570A (ja) 不揮発性半導体メモリ装置
JP2724150B2 (ja) 不揮発性半導体メモリ装置
JPH04233768A (ja) 半導体メモリ及びその動作方法
JPH0577189B2 (ja)
US5394357A (en) Non-volatile semiconductor memory device
KR960010959B1 (ko) 불휘발성 반도체 기억장치
US5852577A (en) Electrically erasable and programmable read-only memory having a small unit for program and erase
JPH03290960A (ja) 不揮発性半導体記憶装置
JPH04233769A (ja) 半導体メモリ
US5227652A (en) Electrically programmable and erasable semiconductor memory and method of operating same
JPH11162181A (ja) 不揮発性半導体記憶装置