JPS6093551A - プログラム修正方式 - Google Patents
プログラム修正方式Info
- Publication number
- JPS6093551A JPS6093551A JP58200585A JP20058583A JPS6093551A JP S6093551 A JPS6093551 A JP S6093551A JP 58200585 A JP58200585 A JP 58200585A JP 20058583 A JP20058583 A JP 20058583A JP S6093551 A JPS6093551 A JP S6093551A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- data file
- control
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1433—Saving, restoring, recovering or retrying at system level during software upgrading
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
＼
本発明は、手動でシステムを停止状態圧することなく、
プログラムの修正を行い得るようにしたプログラム修正
方式に関するものである。
プログラムの修正を行い得るようにしたプログラム修正
方式に関するものである。
現在、電子計算機システムを構成するマイクロプログラ
ムやファームウェア、制御装置内プログラムの修正を行
うには、電子計算機システムを手動で停止状、態にする
必畳があった。ところで、各ユーザの計算機′システム
の運用形態がオンライン主体となるにつれ１手動システ
ムを停止状態にすることが不可能となっている。従って
、このような電子計算機システムの信頼性を損う場合が
あるという欠点がある。
ムやファームウェア、制御装置内プログラムの修正を行
うには、電子計算機システムを手動で停止状、態にする
必畳があった。ところで、各ユーザの計算機′システム
の運用形態がオンライン主体となるにつれ１手動システ
ムを停止状態にすることが不可能となっている。従って
、このような電子計算機システムの信頼性を損う場合が
あるという欠点がある。
本発明は、上記の考察に基づくものであって、プログラ
ムの修正をオペレーティング・システム（Ｏ８）の稼動
中に行うことを可能とし、電子計算機システムの信頼性
を向上できるようにしたプログラム修正方式を提供する
ことを目的としている。
ムの修正をオペレーティング・システム（Ｏ８）の稼動
中に行うことを可能とし、電子計算機システムの信頼性
を向上できるようにしたプログラム修正方式を提供する
ことを目的としている。
そしてそのため、本発明のプログラム修正方式は、ｊＢ
械語プログラムおよびファームウェアが格納される主記
憶装置、該主記憶装置と主記憶アクセス要求元との間の
データ転送を行うメモリ制御装置、中央処理装置、ユー
ザ・コンソール、プログラム制御のシステム制御装置本
体部、ローディング用データ・ファイルおよび修正デー
タ用データ・ファイルを具備し、上記システム制御装置
本体部の制御に工りローディング用データ・ファイルに
格納されているファームウェアを上記メモリ制御装置を
介し工上記主記憶装置にローディングし上記システム制
御装置本体部の制御により上記ローディング用データ・
ファイルのマイクロプログラムを上記中央処理装置の制
御記憶にローディングし、システム制御装置本体部の制
御により上記ローディング用データ・ファイルの制御装
置内プログラムを自身の記憶装置にローディングすると
共に、上記ユーザ拳コンソールカ・ら入力された修正デ
ータを上記中央処理装置およびシステム制御装置本体部
を経由して上記修正データ用データ・ファイルに書込み
得るように構成された計算機システムにおけるプログラ
ム修正方式であって、上記システム制御装置本体部は、
上記中央処理装置の動作状態を監視し、中央処理装置の
動作状態が停止状態のときＫは、上記修正データ用デー
タ・ファイルに修正データが存在するか否かを調べ、存
在するときには上記修正データ用データのファイルの修
正データに基づいて上記ローディング用データ・ファイ
ルに格納されているファームウェア、マイクロプログラ
ム又は制御装置内プログラムなどのプログラムを修正し
、ローディング用データ・ファイルのプログラムを該当
装置にローディングするよう構成されていることを特徴
とするものである・ 〔発明の実施例〕 以下、本発明を図面を参服しつつ説明する。
械語プログラムおよびファームウェアが格納される主記
憶装置、該主記憶装置と主記憶アクセス要求元との間の
データ転送を行うメモリ制御装置、中央処理装置、ユー
ザ・コンソール、プログラム制御のシステム制御装置本
体部、ローディング用データ・ファイルおよび修正デー
タ用データ・ファイルを具備し、上記システム制御装置
本体部の制御に工りローディング用データ・ファイルに
格納されているファームウェアを上記メモリ制御装置を
介し工上記主記憶装置にローディングし上記システム制
御装置本体部の制御により上記ローディング用データ・
ファイルのマイクロプログラムを上記中央処理装置の制
御記憶にローディングし、システム制御装置本体部の制
御により上記ローディング用データ・ファイルの制御装
置内プログラムを自身の記憶装置にローディングすると
共に、上記ユーザ拳コンソールカ・ら入力された修正デ
ータを上記中央処理装置およびシステム制御装置本体部
を経由して上記修正データ用データ・ファイルに書込み
得るように構成された計算機システムにおけるプログラ
ム修正方式であって、上記システム制御装置本体部は、
上記中央処理装置の動作状態を監視し、中央処理装置の
動作状態が停止状態のときＫは、上記修正データ用デー
タ・ファイルに修正データが存在するか否かを調べ、存
在するときには上記修正データ用データのファイルの修
正データに基づいて上記ローディング用データ・ファイ
ルに格納されているファームウェア、マイクロプログラ
ム又は制御装置内プログラムなどのプログラムを修正し
、ローディング用データ・ファイルのプログラムを該当
装置にローディングするよう構成されていることを特徴
とするものである・ 〔発明の実施例〕 以下、本発明を図面を参服しつつ説明する。
第１図は本発明が適用される計算機システムのハードウ
ェア構成の１例を示す図、第２図はデータ・ファイル内
の領域割付けの１例を示す図、第３図はＳＣ制御プロセ
ヴサの処理を示すフロー・チャートである。
ェア構成の１例を示す図、第２図はデータ・ファイル内
の領域割付けの１例を示す図、第３図はＳＣ制御プロセ
ヴサの処理を示すフロー・チャートである。
第１図において、１は主記憶装置、２はメモリ制御装置
、３は中央処理装置、４はシステム制御装置、５は動作
状態レジスタ、６は制御記憶、７はＣ８（制御記憶）書
込み回路、８はチャネル制御部、９はＣＰ（中央処理装
置）インタフェース回路部、１０はＳＣ（システム制御
装置）プロセッサ、１１−０と１１−１はデータ・ファ
イル、１２はチャネル・インタフェース回路部、１３は
・ＳＣ制御プロセッサ１ｏの記憶装置、１４はユーザ・
コンソール、ＣＨＯないしＣＨＦはチャネルをそれぞれ
示している。
、３は中央処理装置、４はシステム制御装置、５は動作
状態レジスタ、６は制御記憶、７はＣ８（制御記憶）書
込み回路、８はチャネル制御部、９はＣＰ（中央処理装
置）インタフェース回路部、１０はＳＣ（システム制御
装置）プロセッサ、１１−０と１１−１はデータ・ファ
イル、１２はチャネル・インタフェース回路部、１３は
・ＳＣ制御プロセッサ１ｏの記憶装置、１４はユーザ・
コンソール、ＣＨＯないしＣＨＦはチャネルをそれぞれ
示している。
主記憶装置１１Ｃは、機械語プログラムやファームウェ
アが記憶されている。本明細書でいうファームウェアと
は、機械語命令列であり、１個の機械語命令列は１個の
マクロ命令に対応するものと考えることが出来る。メモ
リ制御装置２は、主記憶アクセス要求元と主記憶装置１
との間のデータ転送を制御するものである。中央処理装
置３は、動作状態レジスタ５や制御記憶６、ｃＢ＠込み
回路７、チャネル制御部８、チャネルＣＨＯないしＣＨ
Ｆなどを有している。システム４は、従来のサービス・
プロセッサと同様な機能を有するものであり、これは、
ＣＰインタフェース回路部９やＳＣ制御プロセッサ１０
、データ・ファイル１１−〇と１１−１．チャネル・イ
ンタフェース回路部１２および記憶装置１３を有してい
る。符号９、ＩＯ，１２，１３，はシステム制御装置の
本体部を構成している。動作状態レジスタ５は、沖中央
処理装置３の動作モードを示す。また、この中には中央
処理装置３が停止しているか合力）を示す停止ビットも
存在する。制御記憶６にはマイクロプログラムが格納さ
れ、Ｃ８書込み回路７は制御記憶６にマイクロプログラ
ムを書込むものである。チャネル制御部８は、チャネル
Ｃ，ＦＩＯないしＣＨＦ’ｉｒ制御するものである。チ
ャネルＣＨＩは信号線を介してユーザ会コンソール１４
に接続され、チャネルＣＨＯは信号線を介してチャネル
インタフェース回路部１２に接続されている。ＣＰイン
タフェース回路部９は、動作状態レジスタ５と信号線を
介して接続され、同様にメモリ制御装置２と信号線を介
して接続されている。
アが記憶されている。本明細書でいうファームウェアと
は、機械語命令列であり、１個の機械語命令列は１個の
マクロ命令に対応するものと考えることが出来る。メモ
リ制御装置２は、主記憶アクセス要求元と主記憶装置１
との間のデータ転送を制御するものである。中央処理装
置３は、動作状態レジスタ５や制御記憶６、ｃＢ＠込み
回路７、チャネル制御部８、チャネルＣＨＯないしＣＨ
Ｆなどを有している。システム４は、従来のサービス・
プロセッサと同様な機能を有するものであり、これは、
ＣＰインタフェース回路部９やＳＣ制御プロセッサ１０
、データ・ファイル１１−〇と１１−１．チャネル・イ
ンタフェース回路部１２および記憶装置１３を有してい
る。符号９、ＩＯ，１２，１３，はシステム制御装置の
本体部を構成している。動作状態レジスタ５は、沖中央
処理装置３の動作モードを示す。また、この中には中央
処理装置３が停止しているか合力）を示す停止ビットも
存在する。制御記憶６にはマイクロプログラムが格納さ
れ、Ｃ８書込み回路７は制御記憶６にマイクロプログラ
ムを書込むものである。チャネル制御部８は、チャネル
Ｃ，ＦＩＯないしＣＨＦ’ｉｒ制御するものである。チ
ャネルＣＨＩは信号線を介してユーザ会コンソール１４
に接続され、チャネルＣＨＯは信号線を介してチャネル
インタフェース回路部１２に接続されている。ＣＰイン
タフェース回路部９は、動作状態レジスタ５と信号線を
介して接続され、同様にメモリ制御装置２と信号線を介
して接続されている。
ＳＣ制御プロセッサ１０は、システム制御装置４を制御
するものである。このＳＣ制御プロセッサ１０は、図示
のように信号線を介してＣＰインタフェース回路部９、
ＣＢ書込回路７、チャネルインタフェース回路部１２、
データーファイル１１−０およびデータ・ファイル１１
−１にそれぞれ接続されている。データ・７アイル１１
−０には、制御記憶６に書込まれるマイクロプログラム
、主記憶装ｆｉｌＫ’９！込まれるファームウェア、お
よび記憶装置Ｊ３に書込まれる制御装置内プログラムが
格納されている。データーファイル１１−１はプログラ
ムの修正のために使用されるものである。
するものである。このＳＣ制御プロセッサ１０は、図示
のように信号線を介してＣＰインタフェース回路部９、
ＣＢ書込回路７、チャネルインタフェース回路部１２、
データーファイル１１−０およびデータ・ファイル１１
−１にそれぞれ接続されている。データ・７アイル１１
−０には、制御記憶６に書込まれるマイクロプログラム
、主記憶装ｆｉｌＫ’９！込まれるファームウェア、お
よび記憶装置Ｊ３に書込まれる制御装置内プログラムが
格納されている。データーファイル１１−１はプログラ
ムの修正のために使用されるものである。
制御記憶６には、システムの立上げ時に８Ｃ制御プロセ
ツサ１ｏ及び記憶装置１３０制御装置内プログラムの制
御により、データーファイル１１−〇のマイクロプログ
ラムが書込まれる。ファームウェアはＯ８の初期立上げ
時に主記憶装置ＩＫ同様に書込まれる。制御装置内プロ
グラムは電源投入時に記憶装置１３に書込まれる。デー
タ［株］ファイル１１−１は、このようにして書込まれ
た各種プログラムを自動的に修正するために設けられた
ものである。このデータ・ファイル１１−１には、ｏｓ
の稼動中にユーザφコンソール１４から各プログラムの
修正データがＯ８の制御の下に入力され、保持される。
ツサ１ｏ及び記憶装置１３０制御装置内プログラムの制
御により、データーファイル１１−〇のマイクロプログ
ラムが書込まれる。ファームウェアはＯ８の初期立上げ
時に主記憶装置ＩＫ同様に書込まれる。制御装置内プロ
グラムは電源投入時に記憶装置１３に書込まれる。デー
タ［株］ファイル１１−１は、このようにして書込まれ
た各種プログラムを自動的に修正するために設けられた
ものである。このデータ・ファイル１１−１には、ｏｓ
の稼動中にユーザφコンソール１４から各プログラムの
修正データがＯ８の制御の下に入力され、保持される。
すなわち、データ・ファイ゛ル１１−１を独立したＩ１
０装置とじ１扱うために、これに対してＯ８の認識でき
るデバイス・アドレスが割当てられる。システム保守者
がユーザ・コンソール１４かもデータを人力すると、こ
のデータはチャネル制御部８の制御によりチャネル・イ
ンタフェース回路部１２に転送される。この転送された
データは記憶装置１３内の制御装置内プログラムとＳＣ
制御プロセッサ１０の制御により、データ・ファイル１
１−１内の各プログ２ム毎に定められた領域に格納され
る。
０装置とじ１扱うために、これに対してＯ８の認識でき
るデバイス・アドレスが割当てられる。システム保守者
がユーザ・コンソール１４かもデータを人力すると、こ
のデータはチャネル制御部８の制御によりチャネル・イ
ンタフェース回路部１２に転送される。この転送された
データは記憶装置１３内の制御装置内プログラムとＳＣ
制御プロセッサ１０の制御により、データ・ファイル１
１−１内の各プログ２ム毎に定められた領域に格納され
る。
第２図はデータ・ファイル１１−１内の格納形式を示す
ものである。第２図において、ＰＮＯは各プログラム内
のプログラム・モジュール番号、ＡＤはプログラム・モ
ジュール内アドレス、旧データは修正前の該当アドレス
のデータ、新データは該当アドレスの修正データ、Ｆは
この領域の修正データの有無を示すフラグ・ビットをそ
れぞれ示している。
ものである。第２図において、ＰＮＯは各プログラム内
のプログラム・モジュール番号、ＡＤはプログラム・モ
ジュール内アドレス、旧データは修正前の該当アドレス
のデータ、新データは該当アドレスの修正データ、Ｆは
この領域の修正データの有無を示すフラグ・ビットをそ
れぞれ示している。
記憶装置１３内の制御装置内プログラムは、ＳＣ制御プ
ロセッサ１０およびＣＰインタフェース回路９を制御し
て動作状態レジスタ５の内容を読取り、計算機システム
が停止状態であるか否かを判断する。この判断にて停止
状態であれば、制御装置内プログラムは、ＳＣ制御プロ
セッサ１０を制御し、データ・ファイル１１−０内に格
納された各プログラムを修正する。第３図は制御装置内
プログラムによって行われる処理を示すものである。な
お、第３図において、ＦＰＯはデーターファイル１１−
〇を示し、ＦＰＩはチーターフアイル１１−１を示す。
ロセッサ１０およびＣＰインタフェース回路９を制御し
て動作状態レジスタ５の内容を読取り、計算機システム
が停止状態であるか否かを判断する。この判断にて停止
状態であれば、制御装置内プログラムは、ＳＣ制御プロ
セッサ１０を制御し、データ・ファイル１１−０内に格
納された各プログラムを修正する。第３図は制御装置内
プログラムによって行われる処理を示すものである。な
お、第３図において、ＦＰＯはデーターファイル１１−
〇を示し、ＦＰＩはチーターフアイル１１−１を示す。
この制御装置内プログラムは、下記のような処理を行う
。
。
■ 動作状態レジスタ５の状態を読取る。
■ 結果を格納する。
■ 数分後に再び動作状態レジスタ５の状態を読取る。
■ 初回値と一致するか否かを調べる。Ｙｅｓのときは
■の処理を行い、ＮＯのときは■に戻る。
■の処理を行い、ＮＯのときは■に戻る。
■ 停止ビットがオンであるか否かを調べる。Ｙｅｓの
ときは■の処理を行い、Ｎｏのときは■に戻る。
ときは■の処理を行い、Ｎｏのときは■に戻る。
■ ＦＰＩよりアドレスＯ，アドレスＡおよびアドレス
Ｂのフラグ・ビットＦを読取る。
Ｂのフラグ・ビットＦを読取る。
■ フラグ・ピッ）Ｆがオンか否かを調べる。Ｙｅｓの
ときは■の処理を行い、ＮＯのときは［相］の処理を行
う。
ときは■の処理を行い、ＮＯのときは［相］の処理を行
う。
■ 修正データなＦＰＩの７ラグ・ビットＦオンの領域
より読取る。
より読取る。
■ ＦＰＯより旧データを読取る。
［相］ 修正データの旧データとＦＰＯの旧データとが
一致するか否かを調べる。Ｙｅｓのときは＠の処理を行
い、ＮＯのときは０の処理を行う。
一致するか否かを調べる。Ｙｅｓのときは＠の処理を行
い、ＮＯのときは０の処理を行う。
■ エラー・メツセージを出力し、処理を中止し、修正
を行わない。
を行わない。
＠ ＦＰＯの該当アドレスの内容を新データで書き替え
る。
る。
０ 終了したか否かを調べる。Ｙｅｓのときは０の処理
を行い、ＮＯのときは＠の処理に戻る。
を行い、ＮＯのときは＠の処理に戻る。
■ フラグ・ビットＦをオフにする。
［相］ ＦＰＯ内の新データとＦＰＩの修正データを比
較する。
較する。
［相］ 一致するか否かを調べる。Ｙｅｓのときは◎の
処理を行い、Ｎｏのときは０の処理を行う。
処理を行い、Ｎｏのときは０の処理を行う。
＠ ＦＰＯの内容をファームウェアを主記憶装置に、マ
イクロプログラムを制御記憶に、制御プログラムをＳＣ
制御プロセッサの記憶装置にローディングする。
イクロプログラムを制御記憶に、制御プログラムをＳＣ
制御プロセッサの記憶装置にローディングする。
［相］ ＦＰＩの全データを消去する。
以上の説明から明らかなように、本発明によれば、電子
計算機システム内のプログラムを修正するために、ユー
ザ使用を停止させることなく修正が可能であると共に、
修正未適用によるハードウェア障害あるいは性能低下を
未然処防ぐことが可能となり、信頼性の向上が計かれる
。
計算機システム内のプログラムを修正するために、ユー
ザ使用を停止させることなく修正が可能であると共に、
修正未適用によるハードウェア障害あるいは性能低下を
未然処防ぐことが可能となり、信頼性の向上が計かれる
。
第１図は本発明が適用される計算機システムのハードウ
ェア樽成の１例を示す図、第２図はデータ・ファイル内
の領域割付けの１例を示す図、第３図はＳＣ制御プロセ
ッサの処理を示すフロー・チャートである。 ｌ・・・主記憶装置、２・・・メモリ制御装置、３゛・
・・中央処理装置、４・・・システム制御装置、５・・
・動作状態レジスタ、６・・・制御記憶、７・・・Ｃ８
（制御記憶）書込み回路、８・・・チャネル制御部、９
・・・Ｃ，Ｐ（中央処理装置）インクフェース回路部、
ｌＯ・・・ＳＣ（システム制御装置）プロセッサ、１１
−０と１１−１・・・データ・ファイル、１２・・・チ
ャネル・インタフェース回路部、１３・・・８０％１１
１１１プロセツサ１０の記憶装置、１４・・・ユーザ・
コンソール。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
ェア樽成の１例を示す図、第２図はデータ・ファイル内
の領域割付けの１例を示す図、第３図はＳＣ制御プロセ
ッサの処理を示すフロー・チャートである。 ｌ・・・主記憶装置、２・・・メモリ制御装置、３゛・
・・中央処理装置、４・・・システム制御装置、５・・
・動作状態レジスタ、６・・・制御記憶、７・・・Ｃ８
（制御記憶）書込み回路、８・・・チャネル制御部、９
・・・Ｃ，Ｐ（中央処理装置）インクフェース回路部、
ｌＯ・・・ＳＣ（システム制御装置）プロセッサ、１１
−０と１１−１・・・データ・ファイル、１２・・・チ
ャネル・インタフェース回路部、１３・・・８０％１１
１１１プロセツサ１０の記憶装置、１４・・・ユーザ・
コンソール。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
Claims (1)
- 機械語プログラムおよびファームウェアが格納される主
記憶装置、該主記憶装置と主記憶アクセス要求元との間
のデータ転送を行うメモリ制御装、置、中央処理装置、
ユーザ・コンソール、プログラム制御のシステム制御装
置本体部、ローディング用データ・ファイルおよび修正
データ用データ・ファイルを具備し、上記システム制御
装置本体部の制御によりローディング用データ・ファイ
ルに格納されているファームウェアを上記メモリ制御装
置を介して上記主記憶装置にローディングし、上記シス
テム制御装置本体部の制御により上記ローディング用デ
ータ・ファイルのマイクロプログラムを上記中央処理装
置の制御記憶にローディングし、システム制御装置本体
部の制御により上記ローディング用データ・ファイルの
制御装置内プログラムを自身の記憶装置にローディング
すると共に、上記ユーザ１１コンソールから入力された
修正データを上記中央処理装置およびシステム制御装置
本体部を経由して上記修正データ用データ・ファイルに
書込み得るように構成された計算機システムにおけるプ
ログラム修正方式であって、上記システム制御装置本体
部は、上記中央処理装置の動作状態を監視し、中央処理
装置の動作状態が停止状態のときには、上記修正データ
用データ赤ファイルに修正データが存在するか否かを調
べ、存在するときには上記修正データ用データ・ファイ
ルの修正データに基づいて上記ローディング用データ・
ファイルに格納されているファームウェア、マイクロプ
ログラム又は制御装置内プログラムなどのプログラムを
修正し、ローディング用データ・ファイルのプログラム
を該当装置にローディングするよう構成されていること
を特徴とするプログラム修正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200585A JPS6093551A (ja) | 1983-10-26 | 1983-10-26 | プログラム修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200585A JPS6093551A (ja) | 1983-10-26 | 1983-10-26 | プログラム修正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6093551A true JPS6093551A (ja) | 1985-05-25 |
Family
ID=16426786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58200585A Pending JPS6093551A (ja) | 1983-10-26 | 1983-10-26 | プログラム修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093551A (ja) |
-
1983
- 1983-10-26 JP JP58200585A patent/JPS6093551A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896550A (en) | Direct memory access controller with full read/write capability | |
| US4939644A (en) | Input/output controller for controlling the sequencing of the execution of input/output commands in a data processing system | |
| JPH041374B2 (ja) | ||
| JPS6093551A (ja) | プログラム修正方式 | |
| JP3090159B2 (ja) | 二重化計算機システム | |
| JPH09330141A (ja) | 動的再構成処理における障害回復処理方式 | |
| JPS59121520A (ja) | オンラインロ−デイング制御方式 | |
| JPH0623966B2 (ja) | データ処理システム | |
| JPS6213704B2 (ja) | ||
| JPS6269309A (ja) | 周辺装置初期化制御方式 | |
| JPH0567973B2 (ja) | ||
| JP2554942B2 (ja) | 情報処理装置 | |
| JPH0432413B2 (ja) | ||
| JPH0149984B2 (ja) | ||
| JPS59220865A (ja) | 二重化共有メモリのオンライン保守制御方法 | |
| JPH0157376B2 (ja) | ||
| JPS63291143A (ja) | オ−プンエラ−のリカバリ方式 | |
| JPH04175927A (ja) | プログラムのパッチ方式 | |
| JPH0421058A (ja) | サブプロセッサプログラムローディング方式 | |
| JPS6228841A (ja) | 入出力処理装置 | |
| JPH01217535A (ja) | 付加プロセツサユニツトの制御方法 | |
| JPS592297A (ja) | 共有メモリのプロテクシヨン方法 | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JPH01273131A (ja) | プログラム修正方式 | |
| JPS6116105B2 (ja) |