JP2554942B2

JP2554942B2 - 情報処理装置

Info

Publication number: JP2554942B2
Application number: JP1298840A
Authority: JP
Inventors: 嘉政近藤; 正明花岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-11-17
Filing date: 1989-11-17
Publication date: 1996-11-20
Anticipated expiration: 2011-11-20
Also published as: JPH03158950A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、入出力装置を内蔵し、しかも同種の入出力
装置を外部に接続することが可能な情報処理装置に関す
るものである。

〔従来の技術〕

情報処理装置の一つであるいわゆるラップトップ型の
パーソナルコンピュータは、一般に、フロッピーディス
クドライバ、キーボード、ディスプレイなどの入出力装
置を内蔵すると共に、拡張ボックスの装置により内部入
出力装置と同種の入出力装置を付加することができるよ
うになっている。一方、内部外部を問わず同種の入出力
装置が存在する場合いは割当を設定する必要がある。割
当の設定は各入出力装置に設けられているジャンパー線
やディップスイッチを操作して達成されるものであり、
したがって、たとえば外部入出力装置を付加する際に
は、割当が同種の内部入出力装置と重ならないように外
部入出力装置に設けられているジャンパー線やディップ
スイッチを操作する必要がある。

〔発明が解決しようとする課題〕

しかし、入出力装置の割当設定のためのジャンパー線
やディップスイッチの操作は、装置毎にマニュアルなど
を参照しながら行う必要があり、非常に煩わしいもので
あった。同時に、誤った割当を設定してしまう可能性が
高く、外部と内部の入出力装置の割当が重複した場合に
は、誤動作をしたり動作不能状態となったりしてしま
う。

本発明の課題は、このような問題点を解消することに
ある。

〔課題を解決するための手段〕

上記課題を解決するために、本発明の情報処理装置
は、中央処理装置と、基本I/Oシステムプログラムが格
納された記憶装置と、内部入出力装置とを備え、割当が
設定されている外部入出力装置が着脱可能となっている
情報処理装置にあって、内部入出力装置の割当設定内容
を記憶するレジスタと、基本I/Oシステムプログラムを
中央処理装置で実行させることにより、内部入出力装置
の割当をレジスタに設定する割当設定手段と、内部入出
力装置に対する利用者の割当要求が書き込まれる割当要
求記憶手段とを備え、割当設定手段は、立ち上げ時に、
内部入出力装置が無効状態となるようにレジスタを設定
してから外部入出力装置の存在および割当を確認し、外
部入出力装置の存在が確認された場合には、割当要求記
憶手段内の内部入出力装置に対する割当要求を無視して
レジスタの設定の無効状態を保持し、外部入出力装置の
存在が確認されない場合には、割当要求記憶手段内の内
部入出力装置に対する割当要求の内容をレジスタに設定
することにより内部入出力装置の使用を可能とするもの
である。

〔作用〕

内部入出力装置に対する割当要求と外部入出力装置に
設定された割当とが重なっていない場合は、割当設定手
段が割当要求にしたがって自動的に内部入出力装置の割
当が設定される。逆に、重なっている場合は、内部と外
部の割当が重複しないように、内部入出力装置に対して
割当要求とは異なる割当が設定される。いずれの場合
も、入出力装置に対する割当が重複しないので、システ
ム自動立ち上げが可能となる。

〔実施例〕

第１図は本発明の一実施例である情報処理装置の構成
を示すブロック図である。この情報処理装置１は、中央
処理装置（CPU）２の他に、内部入出力装置としてシリ
アル通信手段３、パラレル通信手段４、キーボード（K
B）５、マウス６、ビデオシステム７、RAM8、フロッピ
ディスクドライバ（FDD）９、ハードディスクドライバ
（HDD）10を備え、また、後述する割当要求記憶手段と
して機能するバックアップ付きメモリであるCMOSRAM11
を備えている。ROM12には、システムの立ち上げ時に自
動割当を実行するためのプログラムを含むBIOS（基本I/
Oシステム）が書き込まれている。各内部入出力装置３
〜10は、それぞれの割当設定用の制御装置（コントロー
ラ）13〜20を備えている。なお、符号21は内部バスライ
ンである。

情報処理装置１には、拡張ボックス31を付加すること
ができる。拡張ボックス31は、情報処理装置１に対して
着脱可能になっており、装着時に情報処理装置１内の内
部バスライン21に接続する外部バスライン32を有する。
外部バスライン32には、図示省略した複数のI/Oスロッ
トが吊り下げられており、それぞれのI/Oスロットに外
部入出力装置が差し込み可能となっている。本実施例で
は、外部シリアル通信装置33、外部パラレル通信装置3
4、外部FDD装置35、外部ビデオシステム装置36、外部RA
M37がI/Oスロットに外部入出力装置として差し込まれて
おり、これらは外部バスライン32を介して本体内の内部
バスライン21に接続される。拡張ボックス31内に設ける
外部入出力装置の種類や個数は適宜に設定・変更が可能
である。外部入出力装置33〜37は、それぞれコントロー
ラを内蔵している。また、外部入出力装置33〜37内の各
コントローラは、それぞれ割当設定のためのジャンパー
線またはディップスイッチを備えており、その状態に応
じて自己の割当が設定されている。ジャンパー線または
ディップスイッチの操作は、予め利用者によって行われ
る。

つぎに、システムの立ち上げ時に行われる入出力装置
の自動割当について説明する。

内部入出力装置の割当設定は、内部レジスタおよび各
入出力装置３〜10に設けられた制御装置13〜20により行
われる。第２図は、内部入出力装置の割当をする際の内
部レジスタにおけるビット定義とその設定内容との関係
を示すものであり、特に、シリアル通信手段３、パラレ
ル通信手段４およびFDD9について示している。Bit
（２）、Bit（４）およびBit（６）は、各内部入出力装
置のDisable（切り離し）/Enable（接続）の切り替えを
定義するBitである。これらのBitについてDisableが設
定されている場合には、対応する内部入出力装置が無
効、すなわち存在しないものとして扱われる。Bit
（３）、Bit（５）およびBit（７）は、Primary（主）/
Secondary（副）の割当設定の切り替えを定義するBitで
あり、各入出力装置は、Enableの設定がなされている場
合に初めて有効となるものである。

つぎに、ROM12に書き込まれているプログラムに基づ
いてシステムの立ち上げ時に実行される自動割当設定の
手順を、第３図に示すフローチャートと共に説明する。
なお、内部入出力装置に対する使用者の割当要求は、CM
OSRAM11に予め設定されているものとする。また、以下
に示す手順は、内部入出力装置の中の一つであるFDD9に
ついての自動割当手順を代表的に取り上げている。そこ
で、手順の説明に先立って、FDD9およびそのコントロー
ラ19並びに外部FDD装置35に関するより詳しい構成を第
４図に示す。ここでは、第１図の内部バスライン21と外
部バスライン32とがバスライン40として一体的に描かれ
ている。また、バスライン40は、データバス41とアドレ
スバス42に区別して描かれている。FDD9は２ドライブ型
であり、実際には２台の駆動手段を備えている。コント
ローラ19は、FDD9の制御を行うFDC（フロッピーディス
クコントローラ）441を備え、I/Oデバイス442を介して
バスライン40に接続されている。なお、以後、FDD9およ
びコントローラ19を合わせて内部FDD装置と呼ぶことに
する。FDD9に対する割り当ては実際にはFDC441に対して
行われる。外部FDD装置35は、FDC451、I/Oデバイス452
およびデコーダ453を搭載したオプションボード450と、
FDC451にケーブルを介して接続されているFDD454とで構
成されている。オプションボード450は拡張ボックス31
内のI/Oスロットに差し込まれている。FDD454はFDD9と
同様に２ドライブ型である。符号100で示されるもの
は、割当のBitが設定される内部レジスタであり、符号4
43で示されるものは、デコーダである。内部レジスタ10
0のBit2の値が「０」であると、デコーダ443がDisable
されI/Oデバイス442とアドレスバス42が切断される。逆
に「１」であれば両者が接続される。また、内部レジス
タ100のBit3の値が「１」であると、I/Oデバイス442に
割り当てられるアドレスがPrimaryのアドレス（たとえ
ば3F7H番地）となり、「０」であるとSecondaryのアド
レス（たとえば377H番地）となる。

このような構成において、まず、内部レジスタのDisa
ble/Enableの選択をDisableに設定する（ステップ10
1）。すなわち、内部レジスタ100のBit2の値を「０」に
設定し、デコーダ443からの出力をDisableしてFDC441を
アドレスバス42から切り離す。これによって、FDD9は無
効状態となる。

ついで、Primaryに設定されている外部FDD装置が存在
するか否かを調べる（ステップ102）。具体的には、Pri
maryの番地（3F7H番地）をアクセスして、その番地から
何を読み出せるかを調べる。実質的に読み出しが行われ
ないこと意味する例えば「FF」という値が読み出されれ
ば、Primaryに設定されたFDCが存在しないことになる。
逆に、「FF」以外の所定の値が読み出されれば、Primar
yに設定されたFDCが存在することになり、ステップ106
へ移行する。ステップ101において内部入出力装置であ
るFDD9が無効状態にされているので、所定の値が読み出
せば、それがPrimaryに設定された外部FDD装置35である
ことを容易に確認できる。

ステップ102において、Primary設定の外部FDD装置が
存在しないと判断した場合、すなわち、外部FDD装置35
がPrimaryに設定されていないと判断した場合には、CMO
SRAM11に設定されている内部FDD9に対する割当要求がPr
imaryか否かを調べる（ステップ103）。Primaryが要求
されていない場合はステップ106へ移行し、Primaryが要
求されている場合は、内部レジスタのPrimary/Secondar
yの選択を要求どおりPrimaryに設定すると共に内部レジ
スタのDisable/Enableの設定をEnableに設定する（ステ
ップ104）。すなわち、内部レジスタ100のBit3およびBi
t2の値をそれぞれ「１」として、FDC441にPrimaryを自
動的に割り当てると共にEnable状態とする。

この設定後、FDC441およびFDD9を含む内部FDD装置が
内部入出力装置として正常に存在するか否かをチェック
する（ステップ105）。すなわちPrimaryの番地（3F7H番
地）をアクセスし、所定の値が読み出せれば正常である
と判断することができる。このようなチェックをするの
は、内部FDD装置に故障が発生していて、存在しないの
と同等の状態にあることも考えられ得るからである。こ
こで、内部FDD装置の正常動作が確かめられたら、Secon
daryに設定されている外部FDD装置が存在するか否かを
調べる（ステップ106）。内部FDD装置の動作が異常であ
ったときはエラーメッセージを表示した後（ステップ11
1）、ステップ106へ移行する。

ステップ106では、Secondary設定の外部FDD装置が存
在するか否かを判断する。ステップ102または103から移
行してきたときは、内部レジスタ100のBit2の値が
「０」になっており、FDC441はDisableとなっている。
ステップ105または111から移行してきたときは、内部レ
ジスタ100のBit2および３の値がいずれも「１」になっ
ており、FDC441はPrimaryに、しかも動作可能に設定さ
れている。したがって、Secondaryの番地（377H番地）
をアクセスして、その番地から読み出された値に基づい
て、Secondary設定の外部FDD装置が存在するか否かを判
断することができる。ステップ102での判断と同様の考
え方に基づく方法である。ここで、Secondary設定の外
部FDD装置が存在する場合にはFDDに関する自動割当を終
了し（ステップ110）、存在しない場合には、CMOSRAM11
に利用者によって設定されているFDC441に対する割当要
求がSecondaryか否かを調べる（ステップ107）。Second
aryが要求されていなければFDDに関する自動割当を終了
し（ステップ110）、Secondaryが要求されている場合
は、Primary/Secondaryの選択をSecondaryに、すなわち
内部レジスタ100のBit3の値を「０」に設定すると共
に、Enableに、すなわち内部レジスタ100のBit2の値を
「１」に設定する（ステップ108）。そしてステップ105
と同様に内部FDD装置が正常に存在するか否かをチェッ
クする（ステップ109）。内部FDD装置の正常動作の確認
後、FDDに関する自動割当を終了する（ステップ110）。
ステップ109において内部FDD装置が存在しないと判断さ
れた場合にはエラーメッセージを表示（ステップ112）
してから終了する（ステップ110）。

以上が第３図のシーケンスの説明であるが、第３図に
CMOSRAM11のエラーチェックを付加すると次のようにな
る。

すなわち、ステップ102と103との間で、CMOSRAM11の
エラーが認識されると、ステップ102において外部FDD装
置35がPrimaryに割り当てられていないことから、ステ
ップ104に直接移行し、CMOSRAM11の設定内容にかかわら
ず、内部レジスタ100においてBit3および２の値をそれ
ぞれ「１」とし、FDC441をPrimaryに割り当てる。

また、ステップ106と107の間で、CMOSRAM11のエラー
が認識された際には、内部レジスタ100のBit3の値が
「１」になっていればステップ110に移行し、「１」に
なっていなければ、ステップ108に移行してFDC441をSec
ondaryに設定する。その後は、第３図のシーケンス通り
である。

以上の自動割当の手順はFDDの自動割当（正確にはFDC
の自動割当）を例にとったものであるが、その他の入出
力装置についても同様に行われる。この自動割当を行う
と、同種の入出力装置が内部及び外部の双方に接続され
ていて、Primary/Secondaryの割当について、外部入出
力装置における設定および内部入出力装置に対する設定
要求が重なってしまった場合には、外部入出力装置の設
定を優先し、内部入出力装置の設定を自動的に設定要求
とは異なるものに変更する。したがって、内部および外
部の入出力装置の割当設定が重複することがない。

上記実施例では、PrimaryとSecondaryの２段階の重み
付けを行っているが、同種の外部入出力装置を複数個接
続し、同様の思想の下に３段階以上の重み付けをするこ
とも可能である。

また、ステップ105および109において、正常に動作す
る内部入出力装置が存在しないことが確認された場合に
は、それぞれエラーメッセージが表示されるが、あくま
でも表示だけである。すなわち、内部入出力装置が実質
的に存在しなくとも、外部入出力装置が存在する限り自
動割当終了後に自動的にシステムを立ち上げる。ただ
し、システムの立ち上げに最低限必要な入出力装置が内
部・外部を併せても不足している場合には、自動立ち上
げを行わずに必要に応じてその旨の表示が行われる。こ
のような自動立ち上げが可能なのは、自動割当によって
入出力装置に対して重複のない割当が達成されるからで
ある。なお、自動的に立ち上げを行うか、従来どおり利
用者による入出力装置の割当確認操作が行われた後に立
ち上げを行うかは、切り替え可能となっており利用者の
選択に任されている。その理由は、自動立ち上げの際に
利用者がエラーメッセージの表示を確認し忘れると、利
用者の認識と異なる割当のままシステムが実行され、そ
のことがむしろ操作上煩わしいと考える利用者の便宜の
ためである。

〔発明の効果〕

以上説明したように、本発明の情報処理装置によれ
ば、内部入出力装置に対する割当要求と外部入出力装置
の割当が重複しないため、割当が重複したことを理由に
情報処理装置が使用できなくなると言うことがない。ま
た、内部入出力装置に対する割当要求をバックアップ付
きメモリに設定するので、ジャンパー線による設定より
も操作およびその確認が容易である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
自動割当をする際の内部レジスタにおけるビット定義と
その設定内容との関係を示す表、第３図は自動割当の手
順を示すフローチャート、第４図は内部FDD装置および
外部FDD装置との関係をより詳細に示した構成図であ
る。１……情報処理装置、２……CPU、３……シリアル通信
手段、４……パラレル通信手段、５……キーボード、６
……マウス、７、36……ビデオシステム、８……RAM、
９……FDD、10……HDD、11……CMOSRAM、12……ROM、13
〜20……コントローラ、21……内部バスライン、31……
拡張ボックス、32……外部バスライン、33……外部シリ
アル通信装置、34……外部パラレル通信装置、35……外
部FDD装置、データバス41、アドレスバス42、100……内
部レジスタ、441、442……FDC。

Claims

(57)【特許請求の範囲】

【請求項１】中央処理装置と、基本I/Oシステムプログ
ラムが格納された記憶装置と、内部入出力装置とを備
え、割当が設定されている外部入出力装置が着脱可能と
なっている情報処理装置において、前記内部入出力装置の割当設定内容を記憶するレジスタ
と、前記基本I/Oシステムプログラムを前記中央処理装置で
実行させることにより、前記内部入出力装置の割当を前
記レジスタに設定する割当設定手段と、前記内部入出力装置に対する利用者の割当要求が書き込
まれる割当要求記憶手段とを備え、前記割当設定手段は、立ち上げ時に、前記内部入出力装
置が無効状態となるように前記レジスタを設定してから
前記外部入出力装置の存在および割当を確認し、前記外部入出力装置の存在が確認された場合には、前記
割当要求記憶手段内の前記内部入出力装置に対する割当
要求を無視して前記レジスタの設定の無効状態を保持
し、前記外部入出力装置の存在が確認されない場合には、前
記割当要求記憶手段内の前記内部入出力装置に対する前
記割当要求の内容を前記レジスタに設定することにより前記内部入出力装置の使用を可能とすることを特徴とす
る情報処理装置。
【請求項２】割当要求記憶手段が、バックアップ付きメ
モリであることを特徴とする請求項１に記載の情報処理
装置。
【請求項３】割当設定手段により割当設定された内部入
出力装置が存在しないときは、その旨の表示を行ってか
ら当該内部入出力装置が存在しないものとして自動的に
システムを立ち上げることを特徴とする請求項１または
２に記載の情報処理装置。