JPS6083150A - 主記憶情報採取方法 - Google Patents

主記憶情報採取方法

Info

Publication number
JPS6083150A
JPS6083150A JP58190883A JP19088383A JPS6083150A JP S6083150 A JPS6083150 A JP S6083150A JP 58190883 A JP58190883 A JP 58190883A JP 19088383 A JP19088383 A JP 19088383A JP S6083150 A JPS6083150 A JP S6083150A
Authority
JP
Japan
Prior art keywords
main memory
channel
program
contents
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58190883A
Other languages
English (en)
Inventor
Hideo Morisue
森末 秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58190883A priority Critical patent/JPS6083150A/ja
Publication of JPS6083150A publication Critical patent/JPS6083150A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術 す商〕 本発明はデータ処理装置に於て障害発生によって装置が
停止した際の主記憶内容の採取方法に関するものである
〔従来技術〕
データ処理7ステムが何らかの原因で動作不能となシ(
ソフトウェア命令の実行ができなくなり)停止した時、
その原因調査のためノ・−ドウエア。
ソフトウェア情報の採取を行う。動作不能となったシス
テム自体は装置及びソフトウェアの初期化を行って立上
げると再び処理可能になることが多い(間歇障害や、故
障部分の切離しによる縮退再立上げ等)ので、出来るだ
け早く処理再開するためには情報採取をなるべく短時間
で完了することが望まれる。
最近は装置の診断や障害情報採取のために診断プロセサ
+ SVP (5ervice Processor 
)等と称する専用の処理装置と外部記憶装置を装備する
ことがあるが、装置内のレジスタ値等・・−ドウエア情
報は情報量が少いので問題ないとしても、全主記憶内容
の採取は外部記憶容量の点でも時間の点でも困難がある
。捷だ転送の記録は通常の磁気プゝイスクや磁気テープ
にチャンネル経由で行うことが望ましいが、そのために
は(特に記憶媒体の種類ニ応シたチャンネルプログラム
の生成について)・・−ドウエア、ファームウェアの機
能追加を多く要し、また・・−ドウエア障害による停止
が疑われる状況に於て、それらファームウェア制御によ
るチャンネルプログラムの正常実行を期待して良イ本発
明の目的は以上の点を解決して、極くわずかの・・−ド
ウニア増によって主記憶内容の高速転送(ダンプ)を実
現する方法を提供しようとするものである。
〔発明の構成〕
本発明によれば、システムリセット手段および最初のプ
ログラムを外部記憶媒体から主記憶に格納でき且つ出力
転送もできるチャンネルプログラム実行手段を有するデ
ータ処理システムにおける情報採取方法において、前記
データ処理システムを前記主記憶の内容を保存した状態
でリセツ)した後初期プログラムロード手順を開始する
ことによって前記外部記憶媒体からチャンネルレフ0ロ
グラムを前記主記憶へ読込み、該チャンネルプログラム
により該主記憶の内容を前記外部記憶媒体に転送するよ
うにしたことを特徴とする主記憶情報採取方法が得られ
る。
〔実施例〕
次に図面を参照して詳細に説明する。
第1図は本発明の一実施例の構成をあられした図である
。はじめに本実施例で前提としているデータ処理装置の
システム立上げ手順の一例について説明する。第1図に
おいて、操作・母ネルll上のシステム初期設定押ボタ
ン12を押すと中央処理装置13およびチャンネル制御
装置14がリセットされ、中央処理装置13.チャンネ
ル制御装置14.および主記憶装置15などのマイクロ
診断が診断ゾロセ、す16を用いて実行される。それら
が成功裡に完了すると、中央処理装置13のファームウ
ェアはイニシャル・プログラム・ロードのだめのチャン
ネルゾログラム(先頭部分)を主記憶上(主記憶最大番
地MSULに近い位置)に生成する。
第2図は上記のようなイニシャルプログラムロードにお
ける磁気テープと主記憶上のデータの関係を示す図であ
る。ここでイニシャルゾログラムが格納しである入出力
装置17のうちのどれかの機器番号を操作・ぐネル11
におけるスイッチ18から読み取シ、読取った入出力装
置を制御する制御装置19(どちらか一方)をリセット
し、チャンネルプログラムの実行を起動する。中央処理
装置13によって作成されたチャンネルプログラムの最
初のチャンネル制御語はプートロードコマンドと称する
ものである。これは当該入出力装置17を初期設定し、
記憶媒体の特定位置(磁気ディスクではシリンダ+−0
,トラ、り+0の第ルコード、磁気テープでは巻戻し後
の最初のテープマーク直後レコード等)のレコードを主
記憶に読込ませる機能をもっている。読込む主記憶位置
は。
第2図のように、そのブートロードコマンドの直後であ
る。従って今読込まれたレコードの内容がイニシャルプ
ログラムロードの2番目以降のチャンネル制御語となり
、記憶媒体の種類及びイニシャルプログラム情報の構成
に応じたチャンネルプログラムによってその記憶媒体上
のイニシへ・ルプログラムが主記憶(通常0番地からの
領域)に転送されることになる。チャンネルプログラム
が正常に終了すると金主記憶に格納されたイニシャルプ
ログラム(ソフトウェア)に制御が移され(中央処理装
置13はそのソフトウェア命令を実行する機械となシ)
以後ソフトウェアプログラムによるシステム立上げ作業
が進められる。
本実施例では9以上のような動作をする装置に対し、主
記憶内容のダンプは次のようにして行われる。
何らかの原因で装置が停止すると自動あるいは手動で診
断プロセッサ16が起動され、・〜−ドウエア情報及び
一部(0番地から数百・ぐイト)の主記憶情報を採取す
る。全主記憶ダンプをとる場合。
操作者がダンプ採取用外部記憶媒体(例えば磁気テープ
)を装置(17のうちのどちらか)に掛は操作パネル上
のイニシャルプログラムロード機器番号スイ、チI8を
セットする。上記テープの第ルコードKtd、イニシャ
ルプログラムロードチャンネルプログラムの代りに主記
憶ダンプチャンネルプログラムがあらかじめ格納されて
いる。
置がリセットされ(装置のハードウェア的なリセットに
よっては通常主記憶の内容は破壊されない)そのあとマ
イクロ診断が始するが、マイクロ診断ファームウェアは
主記憶装置試験の前に操作パネルの上記附加スイッチ2
0の状態を読込み、それがセットされている時は主記憶
装置試験をバイパスし、主記憶内容は保存されることに
なる。マイクロ診断が終了すると通常のシステム立上げ
と同様にイニシャルプログラムロード動作に移る。しか
しブートロードコマンドによって主記憶に読込まれたチ
ャンネルプログラムは入力転送コマンドを主体としたイ
ニシャルプログラムロードチャンネルゾログラムではな
く、出力転送コマンドを主体とした主記憶ダンプチャン
ネルプログラムである。
第3図は本発明の主記憶ダンプにおける磁気テープと主
記憶上の関係を示す図であって上に説明した内容を示し
ている。そして記憶媒体の種類に応じてあらかじめ作成
されたそのチャンネルプログラムにより、主記憶の内容
がその記憶媒体の所定位置(磁気テープの場合はチャン
ネルプログラムの後)に転送格納される。
主記憶の大きさは装置毎に異り、一方記憶媒体上のチャ
ンネルプログラムは媒体作成の都合上可能な最大構成の
主記憶をダンプするように作られるかもしれない。そう
するとチャンネルプログラム実行の途中で主記憶番地オ
ーバーによる異常終了という形になるであろうが、ダン
プ目的にはそれでも良い。
主記憶容量が大きなため主記憶に転送すべきチャンネル
プログラムが大きくなり過ぎる場合は。
1ずその一部を転送し、残シを転送する前に転送される
べき主記憶領域のダンプを行′うように構成することも
可能である。
システム停止時の自動的な主記憶ダンプは9診◇ 断f口士ッサ16と図示2れてない2台のシステム常駐
ディスク装置によって容易に実現できる。
1台のディスクは通常のイニシャルプログラムロードが
出来るものであシ、もう1台のディスクはイニシャルプ
ログラムロードチャンネルプログラムの代すにブートロ
ードチャンネルプログラムが格納されておシ、さらに主
記憶ダンプの格納領域も持たせる。主記憶ダンプを行う
ディスクの機番はあらかじめ操作者かオペレーティング
システムソフトウェアが診断プロセサに知らせておく。
診断プロセサ16は操作・母ネル11と等価な操作はし
てやれば良い。附加スイッチの模擬は初期マイクロ診断
がスイッチの代9に判断できるような適当なフリ、ゾフ
ロツノをセットしてやるか、あるいは診断プロセサが直
接初期マイクロ診断の動作を途中で止め主記憶診断をバ
イパスする形にマイクロゾログラムシーケンスを変えて
再スタートさせることもできる。このことは本発明で附
加スイッチ20は必ずしも必要ではないことを示してい
る。
常駐ディスクが1台しがない場合は、そのディスク中の
2つのチャンネルプログラムの選択ができるような、イ
ニシャルプログラムロード機能の若干の拡張が必要であ
る。例えば読込むレコードの位置が異る2種のブートロ
ードコマンドヲ設ケる。また、データ転送に際し主記憶
の誤りを無視して転送できるモードを有する装置では、
そ八を使用して主記憶ダンプの成功率を高めることがで
きる。なおシステム立上げのとき初期診断を行わない装
置では、リセット後直接イニシャルプログラムロードに
入る。
〔効果〕
以上説明したように2本発明によれば停止時のハードウ
ェア状況に左右されない主記憶ダンプを高速にしかも安
価に実現できるものである。
【図面の簡単な説明】
第1図は本発明の一実施例の構成をあられした図、第2
図は通常のイニシャルプログラムロードにおいて磁気テ
ープと主記憶上のデータの関係を示す図、第3図は本発
明の主記憶ダンプにおける磁気テープと主記憶上のデー
タの関係を示す図である。 記号の説明:11・・・操作i?ネル、12・・・初期
設定押ボタン、13・・・中央処理装置、14・・・チ
ャンネル制御装置、15・・・主記憶装置、16・・・
診断ゾロセッサ、17・・・入出力装置、19・・・制
御装置。 20・・・附加スイッチをそれぞれあられしている。 第2図 亭3図

Claims (1)

    【特許請求の範囲】
  1. ■ システムリセット手段および最初のゾロク゛ラムを
    外部記憶媒体から主記憶に格納でき且つ出力転送もでき
    るチャンネルプログラム実行手段を有するデータ処理シ
    ステムにおける情報採取方法において、前記データ処理
    システムを前記主記憶の内容を保存した状態でリセット
    した後初期プログラムロード手順を開始することによっ
    て前記外部記憶媒体からチャンネルプログラムを前記主
    記憶へ読込み、該チャンネルプログラムにより該主記憶
    の内容を前記外部記憶媒体に転送するようにしたことを
    特徴とする主記憶情報採取方法。
JP58190883A 1983-10-14 1983-10-14 主記憶情報採取方法 Pending JPS6083150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58190883A JPS6083150A (ja) 1983-10-14 1983-10-14 主記憶情報採取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58190883A JPS6083150A (ja) 1983-10-14 1983-10-14 主記憶情報採取方法

Publications (1)

Publication Number Publication Date
JPS6083150A true JPS6083150A (ja) 1985-05-11

Family

ID=16265326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58190883A Pending JPS6083150A (ja) 1983-10-14 1983-10-14 主記憶情報採取方法

Country Status (1)

Country Link
JP (1) JPS6083150A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157245A (ja) * 1986-12-22 1988-06-30 Nec Corp メモリダンプ方式
JPS63273144A (ja) * 1987-04-30 1988-11-10 Fujitsu Ltd 仮想記憶ダンプ処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157245A (ja) * 1986-12-22 1988-06-30 Nec Corp メモリダンプ方式
JPS63273144A (ja) * 1987-04-30 1988-11-10 Fujitsu Ltd 仮想記憶ダンプ処理方法

Similar Documents

Publication Publication Date Title
JPS6159531A (ja) マイクロプログラムロ−ド装置
JPS6083150A (ja) 主記憶情報採取方法
JPH03132143A (ja) 交換機システムにおける非常再開処理方式
JPS63279318A (ja) 磁気ディスク装置
JPS5856165A (ja) レコ−ド更新方式
JPS5953952A (ja) 自己診断装置
JP2708471B2 (ja) 処理装置の制御方法
JPS6363935B2 (ja)
JPS628831B2 (ja)
JPS6012849A (ja) 障害情報記録方式
JP2574938B2 (ja) システム起動方式
JP2591002B2 (ja) 情報処理装置
JPH02122335A (ja) Ras回路の試験方法
JPH04290145A (ja) メモリの試験方法
JP2849780B2 (ja) 計算機システム
JPH11265292A (ja) Iplにおける代替パスおよび二重化によるロードボリュームi/o制御管理方式
JPS5837583B2 (ja) 情報処理装置
JPS63138438A (ja) メモリダンプ方式
JPH1153214A (ja) パーソナルコンピュータのブート不良検出システム
JPH0277943A (ja) システムリカバリ方法
JPS60254362A (ja) デ−タ処理装置における状態情報の退避方法
JPS6324501Y2 (ja)
JPH0256020A (ja) 磁気ディスク制御装置
JPH0228854A (ja) データ記憶装置
JPH0368035A (ja) 情報処理装置