JPS60765A - バイポ−ラ集積回路装置 - Google Patents
バイポ−ラ集積回路装置Info
- Publication number
- JPS60765A JPS60765A JP58108720A JP10872083A JPS60765A JP S60765 A JPS60765 A JP S60765A JP 58108720 A JP58108720 A JP 58108720A JP 10872083 A JP10872083 A JP 10872083A JP S60765 A JPS60765 A JP S60765A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- type
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路（以下ＬＳＩという）特に高密
度で、高周波動作を可能とするコンプリメンタリ−タイ
プのバイポーラＬＳＩの構造に関するものである。
度で、高周波動作を可能とするコンプリメンタリ−タイ
プのバイポーラＬＳＩの構造に関するものである。
従来例の構成とその問題点
半導体集積回路は最近ますます高密度化、高性能化する
傾向にあり、バイポーラＬＳＩにおいても、ディジタル
ＬＳＩ１中心に高密度化、高速化の動きが盛んである。
傾向にあり、バイポーラＬＳＩにおいても、ディジタル
ＬＳＩ１中心に高密度化、高速化の動きが盛んである。
これはディジタルＬＳＩがｎｐｎトランジスタしか必要
としないＥＣＬ（エミッタ結合ロジックや分離領域を必
要としないＩＩＬ等によって構成されていることにある
〇一方、アナログ集積回路においても、ＬＳＩ化が強く
要望されており、高密度化をはかる必要があるが、一般
に高性能なアナログ回路を構成しようとする場合にはｎ
ｐ ｎ トランジスタだけでは困難でｎｐｎ）ランジ
スタとｐｎｐトランジスタを組み合わせた回路構成にせ
ねばならない。
としないＥＣＬ（エミッタ結合ロジックや分離領域を必
要としないＩＩＬ等によって構成されていることにある
〇一方、アナログ集積回路においても、ＬＳＩ化が強く
要望されており、高密度化をはかる必要があるが、一般
に高性能なアナログ回路を構成しようとする場合にはｎ
ｐ ｎ トランジスタだけでは困難でｎｐｎ）ランジ
スタとｐｎｐトランジスタを組み合わせた回路構成にせ
ねばならない。
したがって、専有面積の少ない、高密度でかつ高周波の
ｐｎ’ｐ）ランジスタｋｎｐｎトランジスタと同時に形
成することが必要である。
ｐｎ’ｐ）ランジスタｋｎｐｎトランジスタと同時に形
成することが必要である。
以上の目的を実現するために、従来、横形ｐｎｐトラン
ジスタにかわり縦形ｐｎｐ）ランジスタが提案されてき
た。
ジスタにかわり縦形ｐｎｐ）ランジスタが提案されてき
た。
その縦形ｐ ｎ ｐ Ｉ−ランジスタの代表的な例を第
１図および第２図に示し、以下、それぞれの例について
の構造および問題点の説明を行う。
１図および第２図に示し、以下、それぞれの例について
の構造および問題点の説明を行う。
まず第１図の例は、ｎｐｎｌ−ランジスタのコレクタ領
域であるｎ形エピタキシャル層をベースとして用いた縦
形ｐｎｐ トランジスタである。
域であるｎ形エピタキシャル層をベースとして用いた縦
形ｐｎｐ トランジスタである。
第１図において、１はｐ形半導体基板、２はｎ形埋込領
域、３はｎ形エピタキンヤル層１．、．４ 、５はｐ形
分離領域、６ばｐ形埋込領域、７，８は６のｐ形埋込領
域に達するｐ膨拡散層、９は３と同じｎ形エピタキシャ
ル層でｐ影領域６、−ｒ、ｓで領域３と分離されている
。１０はｎ形高濃度拡散領域１１はｐ形高濃度拡散領域
、１２はコレクタ電極、１３はベース電極、１４はエミ
ッタ電極、１５は酸化膜である。コレクタはｐ形埋込領
域６で、ベースはｎ形エピタキシャル層９で、又、ｎ影
領域１０がベース電極取り出しのための高濃度領域にな
っている。またエミッタはｐ影領域１１である。このｐ
ｎ ｐ Ｉ−ランジスタは、ｎｐｎトランジスタと同
一基板上に形成されるために、一体化形成に都合の良い
ように、ｐ形埋込領域６の形成以外は全て、ｎｐｎトラ
ンジスタ形成と同一に作られる。ずなわち、ベース９は
ｎｐｎ）ランジスタのコレクタであるｎ形エピタキシャ
ル層で、エミッタ１１はｎ ｐ ｎ ｌ−ランジスクの
ベースであるｐ膨拡散層で、ベースコンタクト領域１Ｑ
ばｎ ｐ ｎ ’Ｊ−ランジスタのエミッタである高濃
度ｎ形拡散層で形成されている。
域、３はｎ形エピタキンヤル層１．、．４ 、５はｐ形
分離領域、６ばｐ形埋込領域、７，８は６のｐ形埋込領
域に達するｐ膨拡散層、９は３と同じｎ形エピタキシャ
ル層でｐ影領域６、−ｒ、ｓで領域３と分離されている
。１０はｎ形高濃度拡散領域１１はｐ形高濃度拡散領域
、１２はコレクタ電極、１３はベース電極、１４はエミ
ッタ電極、１５は酸化膜である。コレクタはｐ形埋込領
域６で、ベースはｎ形エピタキシャル層９で、又、ｎ影
領域１０がベース電極取り出しのための高濃度領域にな
っている。またエミッタはｐ影領域１１である。このｐ
ｎ ｐ Ｉ−ランジスタは、ｎｐｎトランジスタと同
一基板上に形成されるために、一体化形成に都合の良い
ように、ｐ形埋込領域６の形成以外は全て、ｎｐｎトラ
ンジスタ形成と同一に作られる。ずなわち、ベース９は
ｎｐｎ）ランジスタのコレクタであるｎ形エピタキシャ
ル層で、エミッタ１１はｎ ｐ ｎ ｌ−ランジスクの
ベースであるｐ膨拡散層で、ベースコンタクト領域１Ｑ
ばｎ ｐ ｎ ’Ｊ−ランジスタのエミッタである高濃
度ｎ形拡散層で形成されている。
このトランジスタの長所は次に述べる第２図の従来例と
比べて、構造が簡単であるために、不純物プロファイル
の制御性が良く、その結果、電流増巾率βの制御を行い
易いということである。捷だ、ｎｐｎ）ランジスタだけ
の工程と同一で、ｐｎｐ トランジスタを一体化するた
めに新しい工程を追加する必要がないことも利、へであ
る。
比べて、構造が簡単であるために、不純物プロファイル
の制御性が良く、その結果、電流増巾率βの制御を行い
易いということである。捷だ、ｎｐｎ）ランジスタだけ
の工程と同一で、ｐｎｐ トランジスタを一体化するた
めに新しい工程を追加する必要がないことも利、へであ
る。
しかしながら、この構造では、ベース領域が、エピタキ
シャル層で形成されているために、５ Ｘ １０’ ”
ｌｃｒ＆前後の不純物濃度でかなり低濃度である。その
ために、ベース幅が小さいと、電流増１］率が極端に大
きくなり、パンチスルー電圧が下がり、コレクタ、エミ
ッタ間耐圧が充分とれない。したがって、この構造の場
合、エピタキシャル層を厚くしてベース幅を大きくする
ことが必要となり、微細化、高周波化の妨げとなる。な
お今ペース領域の不純物濃度を１ｘ １０ ／ｄとして
、パンチスルー電圧１０Ｖ以上必要とすると仮定してベ
ース幅を計算すると１．２μｍ以上必要となる。
シャル層で形成されているために、５ Ｘ １０’ ”
ｌｃｒ＆前後の不純物濃度でかなり低濃度である。その
ために、ベース幅が小さいと、電流増１］率が極端に大
きくなり、パンチスルー電圧が下がり、コレクタ、エミ
ッタ間耐圧が充分とれない。したがって、この構造の場
合、エピタキシャル層を厚くしてベース幅を大きくする
ことが必要となり、微細化、高周波化の妨げとなる。な
お今ペース領域の不純物濃度を１ｘ １０ ／ｄとして
、パンチスルー電圧１０Ｖ以上必要とすると仮定してベ
ース幅を計算すると１．２μｍ以上必要となる。
また、コレクタ領域６は分離拡散領域４，６と同時に形
成されるために必然的に上方向への持ち」二りが大きく
なり、その分余割にエピタキシャル層を厚くせねばなら
ないという欠点も持つ。
成されるために必然的に上方向への持ち」二りが大きく
なり、その分余割にエピタキシャル層を厚くせねばなら
ないという欠点も持つ。
次に第２図に示す、第２の従来例について説明する。第
２図において、第１図と同一番号の構成要素は、第１図
の構成要素と同じである。
２図において、第１図と同一番号の構成要素は、第１図
の構成要素と同じである。
第２図において１６は下端がｐ形埋込領域６寸で達する
ｐ形つェルでｐｎｐ ）ランジスタのコレクタ領域とな
る。１７はｐ形つェル１６の中に形成されベースとなる
ｎ形つェルである。したがって、エミッタとなるｐ形拡
散領域１１はこのｎ形つェルの内部に形成されている。
ｐ形つェルでｐｎｐ ）ランジスタのコレクタ領域とな
る。１７はｐ形つェル１６の中に形成されベースとなる
ｎ形つェルである。したがって、エミッタとなるｐ形拡
散領域１１はこのｎ形つェルの内部に形成されている。
この第２の従来例の特徴は、第１の従来例と比較して、
ベースｅｐ形ウェル１６の中に拡散して形成するために
高濃度にでき、その結果パンチスルー電圧を高くできる
点にある。しかしながら、この構造は、ｐ形つェル１６
およびｎ形つェル１７が必要なため、工程が複雑になる
こと、およびｐ形つェル１６ｉ形成する際に高温で長時
間のドライブインを必要とするために、ｐ形埋込領域ら
の持ち上りが大きくなり、これがコレクタ、ベース間の
耐圧を減小させるという欠点がある。したがって、ある
程度の耐圧を保つには、エビタキシャル層の厚さを３〜
４μｍ程度確保することが必要で、やはり微細化、高層
化を考えた場合には、この点が妨げとなる。
ベースｅｐ形ウェル１６の中に拡散して形成するために
高濃度にでき、その結果パンチスルー電圧を高くできる
点にある。しかしながら、この構造は、ｐ形つェル１６
およびｎ形つェル１７が必要なため、工程が複雑になる
こと、およびｐ形つェル１６ｉ形成する際に高温で長時
間のドライブインを必要とするために、ｐ形埋込領域ら
の持ち上りが大きくなり、これがコレクタ、ベース間の
耐圧を減小させるという欠点がある。したがって、ある
程度の耐圧を保つには、エビタキシャル層の厚さを３〜
４μｍ程度確保することが必要で、やはり微細化、高層
化を考えた場合には、この点が妨げとなる。
発明の目的
本発明の目的はこのような従来の問題に鑑み、微細で、
高周波性能を有する、縦形ｐｎｐ ）ランジスタとｎｐ
ｎ）ランジス、りの一体化構造のバイポーラＬＳＩを提
供することＫある。
高周波性能を有する、縦形ｐｎｐ ）ランジスタとｎｐ
ｎ）ランジス、りの一体化構造のバイポーラＬＳＩを提
供することＫある。
発明の構成
本発明は、−導電形半導体基板」二に、反対導電形の高
濃度埋込領域を、その上にコレクタとなる一導電形の高
濃度領域を、さらにその上に低濃度ベースとなる反対導
電形のエピタキシャル領域ヲエビタキシャル領域中に高
濃度ベース領域となる反対導電形の高濃度領域を、その
領域中に、同一酸化膜開孔部より不純物を導入し形成さ
れたエミッタとなる一導電形の高濃度領域を少くとも有
してなる。トランジスタを少なくとも含むバイポーラＬ
ＳＩである。
濃度埋込領域を、その上にコレクタとなる一導電形の高
濃度領域を、さらにその上に低濃度ベースとなる反対導
電形のエピタキシャル領域ヲエビタキシャル領域中に高
濃度ベース領域となる反対導電形の高濃度領域を、その
領域中に、同一酸化膜開孔部より不純物を導入し形成さ
れたエミッタとなる一導電形の高濃度領域を少くとも有
してなる。トランジスタを少なくとも含むバイポーラＬ
ＳＩである。
実−雄側の説明
第３図は本発明の実施例を示し、説明を容易にするため
に、従来例と共通の構成要素については第１図および第
２図と同一にしである。
に、従来例と共通の構成要素については第１図および第
２図と同一にしである。
以下第３図に基づいて、本発明の実施例の構成を説明す
る。第３図は、従来例では図示しなかったｎ ｐ ｎ
ｌ−ランジスタの構造も示し、本発明の主要部分である
ｐｎｐ ）ランジスタとの一体化構造を理解しやすいよ
うにしている。
る。第３図は、従来例では図示しなかったｎ ｐ ｎ
ｌ−ランジスタの構造も示し、本発明の主要部分である
ｐｎｐ ）ランジスタとの一体化構造を理解しやすいよ
うにしている。
２１はｎ形高濃度ベース領域、２２ばｐ形エミッタ、２
３はベースと同じｎ形高濃度領域でベースコンタクト領
域、２４．２５．２６は分離酸化膜、２−ｒ 、 ２８
、２９ハｐ形チャンネルストッパー、３０はｎｐｎ
）ランジスタのｎ形埋込領域、９と同一のｎ形エピタキ
シャル層でｎｐｎ ）ランジスタのコレクタ、３２はｐ
形グラフトベース、３３はｐ形活性ベース、３４はｎ形
エミッタ、３５は酸化膜、３６はｎｐｎ ）ランジスタ
のコレクタ電極、３７は同じくベース電極、３８はエミ
ッタ電極、３９はｐｎｐトランジスタのｐ形コレクタ引
出し拡散領域である。
３はベースと同じｎ形高濃度領域でベースコンタクト領
域、２４．２５．２６は分離酸化膜、２−ｒ 、 ２８
、２９ハｐ形チャンネルストッパー、３０はｎｐｎ
）ランジスタのｎ形埋込領域、９と同一のｎ形エピタキ
シャル層でｎｐｎ ）ランジスタのコレクタ、３２はｐ
形グラフトベース、３３はｐ形活性ベース、３４はｎ形
エミッタ、３５は酸化膜、３６はｎｐｎ ）ランジスタ
のコレクタ電極、３７は同じくベース電極、３８はエミ
ッタ電極、３９はｐｎｐトランジスタのｐ形コレクタ引
出し拡散領域である。
図から明らかなように、ｐｎｐ）ランジスタのベース領
域ｆｌ：エビタキシャル層で形成された低濃度の領域９
とエミッタと同一開孔部より注入形成された高濃度の領
域２１より成る。このため、コレクタ・ベース間逆バイ
アスの際の空乏層の伸びが、高濃度ベース領域２１で押
えられ、パンチスルー耐圧が向上することとなる。
域ｆｌ：エビタキシャル層で形成された低濃度の領域９
とエミッタと同一開孔部より注入形成された高濃度の領
域２１より成る。このため、コレクタ・ベース間逆バイ
アスの際の空乏層の伸びが、高濃度ベース領域２１で押
えられ、パンチスルー耐圧が向上することとなる。
今、この高濃度ベース領域が無い場合、エピタキシャル
層の不純物濃度ｆ １Ｘ １０ Ａとすれば、パンチス
ルー電圧１０ｖｌ確保するには、ベース巾を１．２μｍ
以上にする必要があったが、高濃度ベース領域を１×１
０ ／ｄとすると、低濃度ベース領域がほとんど無くて
も、高濃度ベース領域の厚さ’ｉｏ、３７μｍにすれば
よいことが計算される。したがって、ベース全体の厚さ
を０．４μｍ−０，６μｍで形成できることになり、従
来の構造に比べて、高周波化をはかることが可能となる
。
層の不純物濃度ｆ １Ｘ １０ Ａとすれば、パンチス
ルー電圧１０ｖｌ確保するには、ベース巾を１．２μｍ
以上にする必要があったが、高濃度ベース領域を１×１
０ ／ｄとすると、低濃度ベース領域がほとんど無くて
も、高濃度ベース領域の厚さ’ｉｏ、３７μｍにすれば
よいことが計算される。したがって、ベース全体の厚さ
を０．４μｍ−０，６μｍで形成できることになり、従
来の構造に比べて、高周波化をはかることが可能となる
。
すなわち、ｎ形埋込領域２のエピタキシャル層への持ち
上り０．６μｍ、 ｐ形コレクタ６の厚さ０．５μｍ１
エミツタ２２の深さ０．５μｍとし、ベースｒｉｆｏ、
４μｍとすれば当初のエピタキシャル層の厚さ２．０μ
ｍで形成できるわけである。
上り０．６μｍ、 ｐ形コレクタ６の厚さ０．５μｍ１
エミツタ２２の深さ０．５μｍとし、ベースｒｉｆｏ、
４μｍとすれば当初のエピタキシャル層の厚さ２．０μ
ｍで形成できるわけである。
またｐｎｐトランジスタのコレクタ６はチャンネルスト
ッパー２７．２８．２９と同時に形成されるｐ形埋込拡
散領域、コレクタ引出し領域３９はｎ、ｐｎ’）ランジ
スタのグラフトベース３２と同時に形成される領域で、
エミッタ２２はｎｐｎ トランジスタの活性ベース３３
と同時に形成されるわけであるから、ｎｐｎ トランジ
スタだけを形成する工程に比べて、高濃度ベース２１を
形成する工程を加えるだけでよいことから、一体化の製
造プロセスとしても簡単であるという利点を持つ。
ッパー２７．２８．２９と同時に形成されるｐ形埋込拡
散領域、コレクタ引出し領域３９はｎ、ｐｎ’）ランジ
スタのグラフトベース３２と同時に形成される領域で、
エミッタ２２はｎｐｎ トランジスタの活性ベース３３
と同時に形成されるわけであるから、ｎｐｎ トランジ
スタだけを形成する工程に比べて、高濃度ベース２１を
形成する工程を加えるだけでよいことから、一体化の製
造プロセスとしても簡単であるという利点を持つ。
なお、ベースコンタクトラとるためのｎ形拡散領域２３
は高濃度ベース領域２１と同時に形成されたｎ形拡散領
域である。したがって、別途製造方法についての説明に
もあるように、ｐｎｐトランジスタのベースおよびエミ
ッタ電極がセルファライン方式でとることができ、改め
てコンタクトホールを開孔する必要がないので極めて微
細化に適している。
は高濃度ベース領域２１と同時に形成されたｎ形拡散領
域である。したがって、別途製造方法についての説明に
もあるように、ｐｎｐトランジスタのベースおよびエミ
ッタ電極がセルファライン方式でとることができ、改め
てコンタクトホールを開孔する必要がないので極めて微
細化に適している。
また、本発明の実施例では、トランジスタ間の分ＰＩｋ
を絶縁物により行っているが、これは、ただ単にＰＮ接
合にする分離方法とルベて、専有面積を小さくするとい
うだけでなく、第１図の従来例と比べてわかるように、
ベースであるエピタキシャル層の側面を分離酸化膜に接
することができるので、コレクタウオール構造（第１図
の７と８で３と９を分離すること）を採る必要がないた
めに大巾な専有面積の減少が可能となり、先のセルファ
ラインコンタクトと合わせて、ｐｎｐトランジスタの専
有面積をｎｐｎｌ−ランジスタのそれとほぼ同じにする
ことかできる。
を絶縁物により行っているが、これは、ただ単にＰＮ接
合にする分離方法とルベて、専有面積を小さくするとい
うだけでなく、第１図の従来例と比べてわかるように、
ベースであるエピタキシャル層の側面を分離酸化膜に接
することができるので、コレクタウオール構造（第１図
の７と８で３と９を分離すること）を採る必要がないた
めに大巾な専有面積の減少が可能となり、先のセルファ
ラインコンタクトと合わせて、ｐｎｐトランジスタの専
有面積をｎｐｎｌ−ランジスタのそれとほぼ同じにする
ことかできる。
次に本発明に係るバイポーラＬＳＩ＃製造工程について
説明する。
説明する。
第４図は本発明の実施例の製造工程を示すものである。
第４図Ａに示すように、ｐ形の基板１にｎ形の埋込領域
２，３０およびｐ形埋込領域２７，２８゜２−９ 、６
’ｉ周知の拡散技術により形成し、さらにｎ形エピタキ
シャル層を例えば０．６Ω・眞の比抵抗で２μｍの厚さ
に成長させる。
２，３０およびｐ形埋込領域２７，２８゜２−９ 、６
’ｉ周知の拡散技術により形成し、さらにｎ形エピタキ
シャル層を例えば０．６Ω・眞の比抵抗で２μｍの厚さ
に成長させる。
次に同図Ｂのように、所定の位置に分離酸化膜２４゜２
５．２６をスパッタエッチ法による基板エッチおよび高
圧酸化法での選択酸化等の方法により基板に達する深さ
まで形成する。その後、ｎｐｎトランジスタのコレクタ
ウオール４０を周知のフォトエツチング法により選択的
に形成した窒化膜４１をマスクとして熱拡散法により形
成する。次に同図Ｃのように窒化膜４１を除去した後、
再びフォトエツチング法により選択的に形成した厚さ６
０μｍの窒化膜４２，４３，４４；ｉマスクとしてＢ
Ｓ Ｇ ｆ、用いて、ｎｐ’ｎトランジスタのグラフト
ベース３２，４ｔｓおよびｐｎｐトランジスタのコレク
タコンタクト領域３９を形成し、その後ＢＳＧは除去す
る。つづいて、同図りに示すように、窒化膜のうち、４
２および４４の一部の４６ 、４７をフォトエツチング
法により選択的に残して、全面熱酸化を行い、表面の酸
化膜３５ ｆ ４００１．、 ｍ形成する。その後、窒
化膜４７の上をレジス）４８で覆い、窒化膜４２．４６
’ｉｉ通して、ボロ／を１×１０ 原子／ Ｃａイオン
注入しｎｐｎ ）ランジスタの活性ベース３３ならびに
ｐｎｐ トランジスタのエミッタ２２を形成する。
５．２６をスパッタエッチ法による基板エッチおよび高
圧酸化法での選択酸化等の方法により基板に達する深さ
まで形成する。その後、ｎｐｎトランジスタのコレクタ
ウオール４０を周知のフォトエツチング法により選択的
に形成した窒化膜４１をマスクとして熱拡散法により形
成する。次に同図Ｃのように窒化膜４１を除去した後、
再びフォトエツチング法により選択的に形成した厚さ６
０μｍの窒化膜４２，４３，４４；ｉマスクとしてＢ
Ｓ Ｇ ｆ、用いて、ｎｐ’ｎトランジスタのグラフト
ベース３２，４ｔｓおよびｐｎｐトランジスタのコレク
タコンタクト領域３９を形成し、その後ＢＳＧは除去す
る。つづいて、同図りに示すように、窒化膜のうち、４
２および４４の一部の４６ 、４７をフォトエツチング
法により選択的に残して、全面熱酸化を行い、表面の酸
化膜３５ ｆ ４００１．、 ｍ形成する。その後、窒
化膜４７の上をレジス）４８で覆い、窒化膜４２．４６
’ｉｉ通して、ボロ／を１×１０ 原子／ Ｃａイオン
注入しｎｐｎ ）ランジスタの活性ベース３３ならびに
ｐｎｐ トランジスタのエミッタ２２を形成する。
次に同図Ｅに示すようにレジスト４８を除去し再度レジ
スト４９わｐｎｐ トランジスタの全面を覆うように形
成し、窒化膜４２を通して、ヒ素を７×１０ 原子／
ｃｒｌイオン注入しｎｐｎトランジスタのエミッタ３４
を形成する。
スト４９わｐｎｐ トランジスタの全面を覆うように形
成し、窒化膜４２を通して、ヒ素を７×１０ 原子／
ｃｒｌイオン注入しｎｐｎトランジスタのエミッタ３４
を形成する。
つづいて、同図Ｆに示すように、レジスト４９を除去し
た後、レジスト５０（（ｎｐｎトランジスタを覆うよう
に形成し、窒化膜４６．４７を通してリン１５Ｘ１０
原子／ Ｃａイオン注入し、ドライブインを行ってｐｎ
ｐ ）ランジスタの高濃度ベース領域２１およびベース
コンタクト２３を形成する。その後、図示はしていない
が、レジスト■を除去し、窒化膜４２．４６．４７ｉ除
去し、さらにフォトマスクを用いてｐｎｐ ）う／ジス
タのコレクタコンタクトホール、ｎｐｎトランジスタの
ベースコンタクトホールとコレクタコンタクトホ：ルを
開孔し、それぞれの電極を第３図に示すように形成して
装置を完成する。
た後、レジスト５０（（ｎｐｎトランジスタを覆うよう
に形成し、窒化膜４６．４７を通してリン１５Ｘ１０
原子／ Ｃａイオン注入し、ドライブインを行ってｐｎ
ｐ ）ランジスタの高濃度ベース領域２１およびベース
コンタクト２３を形成する。その後、図示はしていない
が、レジスト■を除去し、窒化膜４２．４６．４７ｉ除
去し、さらにフォトマスクを用いてｐｎｐ ）う／ジス
タのコレクタコンタクトホール、ｎｐｎトランジスタの
ベースコンタクトホールとコレクタコンタクトホ：ルを
開孔し、それぞれの電極を第３図に示すように形成して
装置を完成する。
発明の効果
以上のように本発明によれば、エミッタと同一注入孔よ
り形成された高濃度ベースを設けることにより、ベース
巾を小さくしても高いパンチスルー耐圧が得られ、その
結果、エミッタ・ベースを浅く形成できるために高周波
動作が可能な縦形ｐｎｐ ）ランジスタ形成が可能とな
り、ｎＰ ” ｔｐｎｐ）ランジスタを一体化した高周
波バイポーラ集積回路を実現できる。
り形成された高濃度ベースを設けることにより、ベース
巾を小さくしても高いパンチスルー耐圧が得られ、その
結果、エミッタ・ベースを浅く形成できるために高周波
動作が可能な縦形ｐｎｐ ）ランジスタ形成が可能とな
り、ｎＰ ” ｔｐｎｐ）ランジスタを一体化した高周
波バイポーラ集積回路を実現できる。
さらに本発明では酸化膜分離によってｐｎｐ ）ランジ
スタ、ｎｐｎ ）ランジスタのウォールドベース構造（
ベース側面が分離酸化膜に接している）がとれることと
、ｎｐｎ）ランジスタのエミッタコンタクト、ｐｎｐ
）ランジスタのベースコンタクトおよびエミッタコンタ
クトがセルファライン方式であることによって高密度化
が達成されるという効果がある。
スタ、ｎｐｎ ）ランジスタのウォールドベース構造（
ベース側面が分離酸化膜に接している）がとれることと
、ｎｐｎ）ランジスタのエミッタコンタクト、ｐｎｐ
）ランジスタのベースコンタクトおよびエミッタコンタ
クトがセルファライン方式であることによって高密度化
が達成されるという効果がある。
また本発明では製造工程においても、ｎｐｎ）う／ジス
タを形成する工程に一つの工程を付□加するだけでｐｎ
ｐ）ランジスタとの一体化が実現できるので、極めて工
程が簡単で、そのために歩留りの高い集積回路が得られ
るものである。
タを形成する工程に一つの工程を付□加するだけでｐｎ
ｐ）ランジスタとの一体化が実現できるので、極めて工
程が簡単で、そのために歩留りの高い集積回路が得られ
るものである。
第１図は集積回路のための縦形ｐｎｐ トランジスタの
第１の従来例を示す構造断面図、第２図は同じく第２の
従来例を示す構造断面図、第３図は本発明の実施例を示
す構造断面図、第４図Ａ−Ｆは木兄、明の集積回路装置
の実施例の製造工程を示す工程断面図である。 １・・・・・・半導体基板、２・・・・・・埋込領域、
６・・・・・・ｐｎｐトランジスタのコレクタ、９・・
・・・・エピタキシャル層で低濃度ベース、２１・・・
・・・高濃度ベース、２２・・・・・・エミッタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ３図 ん 余
第１の従来例を示す構造断面図、第２図は同じく第２の
従来例を示す構造断面図、第３図は本発明の実施例を示
す構造断面図、第４図Ａ−Ｆは木兄、明の集積回路装置
の実施例の製造工程を示す工程断面図である。 １・・・・・・半導体基板、２・・・・・・埋込領域、
６・・・・・・ｐｎｐトランジスタのコレクタ、９・・
・・・・エピタキシャル層で低濃度ベース、２１・・・
・・・高濃度ベース、２２・・・・・・エミッタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ３図 ん 余
Claims (1)
- （１）−導電形の半導体基板上に形成された反対導電形
の高濃度埋込領域と、との埋込領域上に形成されたコレ
クタとなる一導電形の高濃度領域と、さらにこの高濃度
領域上に形成された低濃度ベースとなる反対導電形のエ
ピタキシャル領域と、前記エピタキシャル領域中に形成
された高濃度ベースとなる反対導電形の領域と、前記反
対導電形の領域形成特使用された同一酸化膜開孔部より
形成されたエミッタとなる一導電形の領域とから少くと
も形成されるトランジスタを有することを特徴とするバ
イポーラ集積回路装置。 （坤トランジスタの低濃度ベースと同時に形成された反
対導電形のエピタキシャル領域をコレクタとし、前記ト
ランジスタのエミッタと同時に形成された一導電形の領
域を活性ベースとし、前記活性ベース形成特使用された
同一酸化膜開孔部よりの範囲第１項記載のバイポーラ集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108720A JPS60765A (ja) | 1983-06-16 | 1983-06-16 | バイポ−ラ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108720A JPS60765A (ja) | 1983-06-16 | 1983-06-16 | バイポ−ラ集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60765A true JPS60765A (ja) | 1985-01-05 |
| JPH0426222B2 JPH0426222B2 (ja) | 1992-05-06 |
Family
ID=14491850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108720A Granted JPS60765A (ja) | 1983-06-16 | 1983-06-16 | バイポ−ラ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60765A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53134374A (en) * | 1977-04-28 | 1978-11-22 | Sony Corp | Semiconductor device |
-
1983
- 1983-06-16 JP JP58108720A patent/JPS60765A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53134374A (en) * | 1977-04-28 | 1978-11-22 | Sony Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426222B2 (ja) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0123953B2 (ja) | ||
| JPS60124869A (ja) | トランジスタの製造方法 | |
| JPS62277745A (ja) | 半導体集積回路 | |
| US4573256A (en) | Method for making a high performance transistor integrated circuit | |
| JPS5934660A (ja) | 半導体装置 | |
| JPH04297062A (ja) | 半導体装置とその製造方法 | |
| US4752817A (en) | High performance integrated circuit having modified extrinsic base | |
| JPS60765A (ja) | バイポ−ラ集積回路装置 | |
| JPH06310526A (ja) | 半導体デバイス | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JP4534267B2 (ja) | 半導体装置の製造方法 | |
| JPH0575032A (ja) | 半導体集積回路装置 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPH03234054A (ja) | 半導体装置の製造方法 | |
| JPS60136372A (ja) | 半導体装置の製造方法 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPS639667B2 (ja) | ||
| JPH01244660A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPS616853A (ja) | 半導体装置の製造方法 | |
| JPH03138948A (ja) | 半導体集積回路およびその製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0722433A (ja) | 半導体装置およびその製造方法 | |
| JPH0258772B2 (ja) | ||
| JPH0296365A (ja) | バイポーラ集積回路装置 |