JPS6076172A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、くわしくは電昇効果トランジスタ
の製造方法に−する。

斥 シリコン（以下、８ｉと略す）を用いｌ集積回路（以下
、ＩＣと略す）より商運な装置として、ガリウム砒素（
以下、０ＢｋＢと略ず）を用いたｌＣが注目され、各所
で一発か進められ又いる。ｕＢｋＢ　ＩＣを旨速化させ
るためには、（ＪＢｋＢ　ＩＣの基本系子である電界効
果トランジスタ（以下、ｌ’　Ｂ　Ｔと略す）のカット
オフ周波数（以下、ｆ、と略す）′４ｒ：上げる８袈が
ある。ｆＴの同上はを生抵抗を低減することによりなし
とりられる。−力、尚出力ｔｌ的とするＦＩＴにおいて
は、ｆＴが高いこととともにドレインバイアスを＾くし
５ることか重要である。また、特性の均＝なＦＥＴを製
造するためには、自己整合法によりＦＩＴを形成する必
要がある。

本発明はソースとゲート間距離を短縮″し、ゲートとド
レイン間距離をソースとゲート間距離よりも長くするＦ
ＥＴ構造、いわゆるオフセット構造を自己整合法により
形成すると共に、寄生容量を低減し、もって、寄生抵抗
、寄生容量の小さなｆＴの高いＦＥＴの製造方法を提供
しようとするものである。

本発明の特徴は、高抵抗基板上に導電層を形成する工程
と、この導電層上に絶縁膜を形成する工程と、この絶縁
膜の一部を除去して導電層を露出させる工程と、露出さ
れた導電層を覆って、絶縁膜上に第１の金属膜を被着す
る工程と絶縁膜が除去された領域から第１の金属膜の端
までの距離が相違するように、少くとも露出された導電
層上の第１の金属膜を残して、他の領域の第１の金属膜
を除去する工程と、絶縁膜を除去する工程と残された第
１の金属膜の下の少くとも一部の絶縁膜を除去する工程
と第２の金属膜を第１の金属および導電層上に被着する
工程と、熱処理する工程とを含む半導体装置の製造方法
にある。

次に本発明を実施例を用いて説明する。第１図（ａ）　
において、半絶縁性ＧａＡ３基板ｌｉ上にｎ型ＧａＡｓ
層１２を形成した後このｎ型ＧａＡｓ層１２上に絶縁膜
として例えば８ｉ０＊膜１３を被着子る。

た幅が、ＦＢ’ｌ’のゲート長となる。次に第１図（ｂ
）に示すように、例えばＴｉＷ合金、次いでＡｕを前記
の露出されたｎ型ＧａＡｓ層１２および８ｉ０２膜１３
上に被着し、第１の金環膜１４を形成する。

次に、第１図（Ｃ）に示すように、５ｉＯＪｉ１３の端
からの距離が互いに異なるように例えばホトレジスト１
５を第１の金属膜１４上に形成する。ここでは例えばＳ
ｉｎ、膜１３の端とホトレジスト１５の端との距離を０
．５μｍ、他のその距離を１．５μｍとする。次忙、こ
のホトレジスト１５をマスクにして例えばイオンミリン
グ法を用いてＡｕを次いでＣＦ４を用いたドライエツチ
ング法によりＴｉＷを用いｌドライエツチング法により
ＴｉＷを除去する。

仄に、ｄ１図（ｄ）　Ｋ示すように、ホトレジスト１５
を除去し、次いで８ｉ０．膜１３を除去した後、例えば
ＡｕＧ６合金１６を被着する。ここでは、８ｉ０＊膜１
３を除去した後ＡｕＧｅ合金１６をｖＬ着し、後にホト
レジスト上のＡｕ　Ｇ　ｅ合金１６をリフトオフ法によ
り除去してもよい。前者の方法では第１の金属膜１４上
にＡｕＧｅ合金１６が付着するが、後者の方法では、付
着しない。次にＡｕＧｅ合金１６とｎ　ｔＪ、　ＧａＡ
ｓ層１２とのオーミック接触をとるために、例えば４５
０℃、１分の熱処理を行なう。

ここで第１図（ｅ）に示すように、第１の金槌膜１４に
近い方のＡｕＧｅ　台・金１６の領域をソース１７とし
、遠い方のＡｕＧｅ合金１６の領域をドレイン１９とし
、第１の金属Ｊ換１４もしくは第１の金属膜１４にＡｕ
　Ｇｅ合金１６をのせた金属膜１８をゲートとする。こ
のようにメタル間が自己整合されたＦＥＴを構成できる
。また、ゲートとｎ型ＧａＡｓ　１２間には８　ｉ　０
　を膜１３がはさまっていないので寄生容量を小さくで
きる。この後、パッジベージ目ンとして絶縁膜なうすく
つけて寄生容量が大きく増すことはない。またソースと
ゲート間距離が短いためＲ３が小さく、利得が大きくな
り、ゲートとドレイン間の距離が広いためゲートとドレ
イン間の逆方向電圧が大きくなり、ドレインバイアスを
高くすることができるため高出力を得ることができる。

また、ゲートがきのこ状になっているためゲート抵抗も
小さくなり、雑音の小さなＦＩＴにもなる利点がある。

本実施例ではオーミック接触用金属としてＡｕＧｅ合金
を用いたが他の金属合金を用いてもよいし、これらの金
属もしくは合金を積層ｌしてもよい。また、かかるオー
ム性金属と第１の金属膜とが反応するような場合には第
１の金属膜の最上い。

に半導体膜を形成する〆いわゆる５ｏｌｙ４Ｈの層板に
も本発明は適用し５る。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の一実施例による各製造
工程での断面図である。 １１°°°・・°半絶縁性ＧａＡｓ基板、１２・・・・
・・ｎｆｉＧａＡｓ層、１３・・・・・・８１０．膜、
１４・・・・・・第１の金属膜、１５・・・・・・ホト
レジスト、１６・・・・・・ＡｕＧｅ合金、１７・・・
・・・ソース、１８・・・・・・ゲート、１９・・・・
・・ドレイン。 第１図

Claims (1)

1. 【特許請求の範囲】 １、高抵抗基板上に導電層を形成する工程と、該導１を
   層上に絶縁膜を形成する工程と、該絶縁膜の一部を除去
   して前記導電層を露出させる工程と、前記の露出された
   導を層を儀って、前記絶縁膜上に第１の金属膜を被着す
   る工程と、前記の絶縁膜が除去された領域とその周囲の
   前記絶縁膜上の前記第１の金属膜を残して、他の領域の
   Ａｉｌ記第１の金属膜を除去する工程と、前記の絶縁膜
   を除去する工程と第２の金属膜を前記第１の金属膜およ
   び前記導電層上に被着する工程とを含むことを特徴とす
   る半導体装置の１１！！造方法。 ２、前記導電層は導電性半導体層であることを特徴とす
   る特許請求の範囲第１項記載の半導体装置の製造方法。 ３、前記残された第１の金ｌｌＩ４膜は前記絶縁族が除
   去された部分に形成された領域の画側でその長さが異な
   っ又いることを特徴とする特許請求の範囲第１項記載の
   半畳体装軌の３Ａ遣方法。