JPS607545A - 強制プログラムロ−ド方式 - Google Patents
強制プログラムロ−ド方式Info
- Publication number
- JPS607545A JPS607545A JP58115553A JP11555383A JPS607545A JP S607545 A JPS607545 A JP S607545A JP 58115553 A JP58115553 A JP 58115553A JP 11555383 A JP11555383 A JP 11555383A JP S607545 A JPS607545 A JP S607545A
- Authority
- JP
- Japan
- Prior art keywords
- control
- control unit
- microprocessor
- failure
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は複数の制御部により構成される制御装置に係り
、特に各制御部相互の内容を前記制御装置内に設けたマ
イクロプロセッサの仲介により送受信することを可能と
し、前記制御部の一方が障害を発生した場合、他方の制
御部が該障害内容により障害発生の制御部に対し強制的
に初期プログラムロードを指示する強制プログラムロー
ド方式（ｂ）従来技術と問題点 計算機システムにおいて上位装置と論理的に接続された
制御装置、例えば磁気ディスク制御装置等は障害発生に
より動作不能となった時、該動作不能状態をオペレータ
の介入により実施される計算機システムからのシステム
リセット命令か、セレクティプリセット命令で解消する
か、電源の接話又は強制プログラムロード等で解消して
いた。
、特に各制御部相互の内容を前記制御装置内に設けたマ
イクロプロセッサの仲介により送受信することを可能と
し、前記制御部の一方が障害を発生した場合、他方の制
御部が該障害内容により障害発生の制御部に対し強制的
に初期プログラムロードを指示する強制プログラムロー
ド方式（ｂ）従来技術と問題点 計算機システムにおいて上位装置と論理的に接続された
制御装置、例えば磁気ディスク制御装置等は障害発生に
より動作不能となった時、該動作不能状態をオペレータ
の介入により実施される計算機システムからのシステム
リセット命令か、セレクティプリセット命令で解消する
か、電源の接話又は強制プログラムロード等で解消して
いた。
しかし前記解消方法はいずれもオペレータの介入が必要
であり、更に前記磁気ディスク制御装置が複数所謂いも
づる式に接続されていると、前記システムリセットによ
り正常に動作中の磁気ディスク制御装置迄すセントされ
るという欠点がある。
であり、更に前記磁気ディスク制御装置が複数所謂いも
づる式に接続されていると、前記システムリセットによ
り正常に動作中の磁気ディスク制御装置迄すセントされ
るという欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除く為、複数の制御部により
構成される制御装置に於いて、該制御装課内に前記複数
の制御部を論理的に接続されたマイクロプロセッサを設
の、該マイクロプロセッサは前記制御部相互間の通信を
可能とし、該制御部の一方が障害を発生した場合、該障
害内容を他方の正常動作中の制御部に送出させ、該正南
動作の制御部がマイクロプロセッサとのインクフェース
を経て、オペレータの介入を必要とせずに異常な制御部
に強制的に初期プログラムロードを指示し、異常制御部
のりセットを行う強制プログラムロード方式を提供する
ことにある。
構成される制御装置に於いて、該制御装課内に前記複数
の制御部を論理的に接続されたマイクロプロセッサを設
の、該マイクロプロセッサは前記制御部相互間の通信を
可能とし、該制御部の一方が障害を発生した場合、該障
害内容を他方の正常動作中の制御部に送出させ、該正南
動作の制御部がマイクロプロセッサとのインクフェース
を経て、オペレータの介入を必要とせずに異常な制御部
に強制的に初期プログラムロードを指示し、異常制御部
のりセットを行う強制プログラムロード方式を提供する
ことにある。
（ｄ）発明の構成
本発明の構成は複数の制御部を組込んで構成される制御
装置において、前記制御装置内に前記制御部相互の内容
を仲介して送受信可能なマイクロプロセッサを設け、前
記制御部の一方が障害を発生した場合、他方の制御部は
前記マイクロプロセンサの介入により、障害制御部の内
容を受信して解析し、該解析結果に基づき前記障害制御
部に前記マイクロプロセッサのインタフェースを経て強
制的に初期プログラムロードを指示し得るようにしたも
のである。
装置において、前記制御装置内に前記制御部相互の内容
を仲介して送受信可能なマイクロプロセッサを設け、前
記制御部の一方が障害を発生した場合、他方の制御部は
前記マイクロプロセンサの介入により、障害制御部の内
容を受信して解析し、該解析結果に基づき前記障害制御
部に前記マイクロプロセッサのインタフェースを経て強
制的に初期プログラムロードを指示し得るようにしたも
のである。
（ｅ）発明の実施例
本発明は制御装置内の複数の制御部間をマイクロプロセ
ッサのインクフェースを介して論理的に接続することに
より、一方の制御部で障害が発生した場合、その障害内
容をマイクロプロセッサとのインクフェースを介して他
方の制御部に送信し、該制御部は前記障害内容を解析し
て判断し、該」′す断に基づきマイクロプロセッサとの
インタフェースを介して前記障害発生の制御部に対し、
強制的に初期プログラムロードを指示することにより、
障害発生の制御部は初期プログラムロードを自ら実施す
るものである。
ッサのインクフェースを介して論理的に接続することに
より、一方の制御部で障害が発生した場合、その障害内
容をマイクロプロセッサとのインクフェースを介して他
方の制御部に送信し、該制御部は前記障害内容を解析し
て判断し、該」′す断に基づきマイクロプロセッサとの
インタフェースを介して前記障害発生の制御部に対し、
強制的に初期プログラムロードを指示することにより、
障害発生の制御部は初期プログラムロードを自ら実施す
るものである。
第１図は本発明の一実施例を説明する計算機システムの
ブロック図である。本実施例は制御装置として磁気ディ
スク制御装置の場合を示す。中央処理装置１ばチャネル
２経て磁気ディスク制御装置３の制御装置チャネル４と
接続され、前記磁気ディスク制御装置３を経てアダプタ
８を制御し、磁気ディスク装置９又は１０とデータの転
送を行う。磁気ディスク制御装置３には制御部５及び６
が有り、該制御部５と６には相互の内容を送受信させる
ことが可能なマイクロプロセッサ７が接続される。第２
図は磁気ディスク制御装置３の詳細なブロック図である
。例えば今制御部６が障害を発生したとすると、制御部
６はインタフェースアダプタ１１．１３及びコモンバス
１５を経てマイクロプロセッサ７に障害報告を行う。マ
イクロプロセッサ７は該障害報告の内容をコモンパス１
５を経てインタフェースアダプタ１４．１２を通じて制
御部５に送信する。制御部５は該障害内容を解析し、計
算機システムに影響を与えると判断した場合、インタフ
ェースアダプタ１２．１４を経てコモンパス１５を通り
、インクフェースアダプタ１３．１１を経て制御部６に
初期プログラムロードを命令する。制御部６は該命令に
より初期プログラムロードを自ら実施して初期状態に戻
る。
ブロック図である。本実施例は制御装置として磁気ディ
スク制御装置の場合を示す。中央処理装置１ばチャネル
２経て磁気ディスク制御装置３の制御装置チャネル４と
接続され、前記磁気ディスク制御装置３を経てアダプタ
８を制御し、磁気ディスク装置９又は１０とデータの転
送を行う。磁気ディスク制御装置３には制御部５及び６
が有り、該制御部５と６には相互の内容を送受信させる
ことが可能なマイクロプロセッサ７が接続される。第２
図は磁気ディスク制御装置３の詳細なブロック図である
。例えば今制御部６が障害を発生したとすると、制御部
６はインタフェースアダプタ１１．１３及びコモンバス
１５を経てマイクロプロセッサ７に障害報告を行う。マ
イクロプロセッサ７は該障害報告の内容をコモンパス１
５を経てインタフェースアダプタ１４．１２を通じて制
御部５に送信する。制御部５は該障害内容を解析し、計
算機システムに影響を与えると判断した場合、インタフ
ェースアダプタ１２．１４を経てコモンパス１５を通り
、インクフェースアダプタ１３．１１を経て制御部６に
初期プログラムロードを命令する。制御部６は該命令に
より初期プログラムロードを自ら実施して初期状態に戻
る。
制御部ｔ１１６にはマイクロプロセッサ７の上記通信制
御を指示するマイクロプログラムが格納される。
御を指示するマイクロプログラムが格納される。
（ｆ）発明の詳細
な説明した如く、本発明は複数の制御部を組込んで構成
される制御装置に於いて、障害を発生した制御部に、オ
ペレータの介入無しに正常に動作中の制御部の指示によ
り初期プログラムをロードすることが可能である為、正
常動作中の制御部まで停止させるシステムリセットを行
う必要もなく、且つオペレータの介入も必要とせずに初
期プログラムロードによるリセソ１−動作を行うことが
出来る。
される制御装置に於いて、障害を発生した制御部に、オ
ペレータの介入無しに正常に動作中の制御部の指示によ
り初期プログラムをロードすることが可能である為、正
常動作中の制御部まで停止させるシステムリセットを行
う必要もなく、且つオペレータの介入も必要とせずに初
期プログラムロードによるリセソ１−動作を行うことが
出来る。
第１図は本発明の一実施例を説明する計算機システムの
ブロック図、第２図は磁気ディスク制御装置の詳細なブ
ロック図である。 １は中央処理装置、２はチャネル、３ば磁気ディスク制
御装置、４は制御装置チャネル、５．６は制御部、７は
マイクロプロセッサ、８はアダプタ、９，１０は磁気デ
ィスク装置、１１，１２゜１３．１４はインタフェース
アダプタ、１５はコモンバス、１６は制御記憶である。 第 １ 図 単 ２ 口 ＝２
ブロック図、第２図は磁気ディスク制御装置の詳細なブ
ロック図である。 １は中央処理装置、２はチャネル、３ば磁気ディスク制
御装置、４は制御装置チャネル、５．６は制御部、７は
マイクロプロセッサ、８はアダプタ、９，１０は磁気デ
ィスク装置、１１，１２゜１３．１４はインタフェース
アダプタ、１５はコモンバス、１６は制御記憶である。 第 １ 図 単 ２ 口 ＝２
Claims (1)
- 複数の制御部を組込んで構成される制御装置において、
前記制御装置内に前記制御部相互の内容を仲介して送受
信可能なマイクロプロセッサを設け、前記制御部の一方
が障害を発生した場合、他方の制御部は前記マイクロプ
ロセッサの介入により、障害制御部の内容を受信して解
析し、該解析結果に基づき前記障害制御部に前記マイク
ロプロセッサのインタフェースを経て強制的に初期プロ
グラムロードを指示し得るようにしたことを特徴とする
強制プログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115553A JPS607545A (ja) | 1983-06-27 | 1983-06-27 | 強制プログラムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115553A JPS607545A (ja) | 1983-06-27 | 1983-06-27 | 強制プログラムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607545A true JPS607545A (ja) | 1985-01-16 |
Family
ID=14665389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115553A Pending JPS607545A (ja) | 1983-06-27 | 1983-06-27 | 強制プログラムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607545A (ja) |
-
1983
- 1983-06-27 JP JP58115553A patent/JPS607545A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775976A (en) | Method and apparatus for backing up data transmission system | |
| US5644700A (en) | Method for operating redundant master I/O controllers | |
| JP2519276B2 (ja) | 障害情報収集処理方式 | |
| JPS607545A (ja) | 強制プログラムロ−ド方式 | |
| JPS6146543A (ja) | 転送装置の障害処理方式 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPS6113627B2 (ja) | ||
| JPS60136452A (ja) | 予備切替制御方式 | |
| JPS581251A (ja) | 遠隔制御される装置 | |
| JPH06175869A (ja) | 二重化計算機システム | |
| JPH04211840A (ja) | ホットスタンバイシステム | |
| JPH11259378A (ja) | 情報処理システム | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS6228841A (ja) | 入出力処理装置 | |
| JPH0157376B2 (ja) | ||
| JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
| JPH03246087A (ja) | 帳票出力切替方法 | |
| JPS5850372B2 (ja) | デ−タ集配信処理システム | |
| JP2002041104A (ja) | プラント監視制御装置 | |
| JPS60101659A (ja) | 電子計算機の端末制御装置 | |
| JPS6362780B2 (ja) | ||
| JPS6349804B2 (ja) | ||
| JPH0830477A (ja) | 二重化制御システムのデータ等値化方法 | |
| JPH1168682A (ja) | リモートデバッグシステム |