JPS6362780B2 - - Google Patents
Info
- Publication number
- JPS6362780B2 JPS6362780B2 JP57065936A JP6593682A JPS6362780B2 JP S6362780 B2 JPS6362780 B2 JP S6362780B2 JP 57065936 A JP57065936 A JP 57065936A JP 6593682 A JP6593682 A JP 6593682A JP S6362780 B2 JPS6362780 B2 JP S6362780B2
- Authority
- JP
- Japan
- Prior art keywords
- central control
- control unit
- central
- input
- typ
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 16
- 230000010365 information processing Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はシステム制御方式、特に現用系中央制
御装置と予備系中央制御装置と、該現用系および
予備系中央制御装置から共用される入出力装置と
を具備する情報処理システムにおけるシステム制
御方式に関す。
御装置と予備系中央制御装置と、該現用系および
予備系中央制御装置から共用される入出力装置と
を具備する情報処理システムにおけるシステム制
御方式に関す。
(b) 技術の背景
例えば電子交換機の如く、高信頼性を要求され
る情報処理システムにおいては、交換処理の中枢
となる中央制御装置等は二重化され、一方を現用
系として稼働させ、他方を予備系として待機させ
る所謂待機冗長構成が採用されることが少なく無
い。この種情報処理システムにおいて現用系中央
制御装置が罹障した場合には、予備系中央制御装
置が直ちに現用系に切替つて動作開始し、当該情
報処理システムの稼働停止を最小限に留める。な
お罹障した中央制御装置は当該情報処理システム
から切離された後障害診断および修理を受け、正
常性が確認された後に情報処理システムに再び編
入される。
る情報処理システムにおいては、交換処理の中枢
となる中央制御装置等は二重化され、一方を現用
系として稼働させ、他方を予備系として待機させ
る所謂待機冗長構成が採用されることが少なく無
い。この種情報処理システムにおいて現用系中央
制御装置が罹障した場合には、予備系中央制御装
置が直ちに現用系に切替つて動作開始し、当該情
報処理システムの稼働停止を最小限に留める。な
お罹障した中央制御装置は当該情報処理システム
から切離された後障害診断および修理を受け、正
常性が確認された後に情報処理システムに再び編
入される。
(c) 従来技術と問題点
第１図はこの種情報処理システムにおける従来
あるシステム制御方式の一例を示す図である。第
１図においては、二重化された中央制御装置CC
０およびCC１と、該中央制御装置CC０および
CC１に共用される外部記憶装置FPDおよびタイ
プライタ装置TYPとが示されている。該外部記
憶装置FPDは中央制御装置CC０およびCC１の動
作に必要なオペレーテイングシステムが格納さ
れ、外部記憶制御装置FDCを介して中央制御装
置CC０およびCC１の何れかに接続され、またタ
イプライタ装置TYPもタイプライタ制御装置
TPCを介して中央制御装置CC０およびCC１の何
れかに接続される。今中央制御装置CC０は現用
系として稼働し、外部記憶装置FPDおよびタイ
プライタ装置TYPは中央制御装置CC０に接続さ
れているとする。一方罹障した中央制御装置CC
１は予備系として障害の修理を終えたとする。修
理後の正常性を確認する為に、中央制御装置CC
０はタイプライタ装置TYPから入力される指令
により、外部記憶装置FPDおよびタイプライタ
装置TYPを中央制御装置CC１に接続替えする。
以後中央制御装置CC１は外部記憶装置FPDから
前記オペレーテイングシステムを図示されぬ主記
憶装置に格納し、正常性の確認等の処理を完了す
ると中央制御装置CC０に対して割込信号IRQを
伝達することにより、修復完了を通知する。該割
込信号IRQを受信した中央制御装置CC０は、再
び外部記憶装置FPD或いはタイプライタ装置
TYPを接続替を行う。然し外部記憶装置FPDお
よびタイプライタ装置TYPを接続された中央制
御装置CC１が未だ完全に修復していなかつた場
合には、中央制御装置CC０は中央制御装置CC１
から何時迄も前記割込信号IRQを伝達されぬ為
に、外部記憶装置FPDおよびタイプライタ装置
TYPを中央制御装置CC１に接続した侭の状態と
なり、該外部記憶装置FPDおよびタイプライタ
装置TYPを再び中央制御装置CC０に接続する為
には保守員等の介入を必要とする。
あるシステム制御方式の一例を示す図である。第
１図においては、二重化された中央制御装置CC
０およびCC１と、該中央制御装置CC０および
CC１に共用される外部記憶装置FPDおよびタイ
プライタ装置TYPとが示されている。該外部記
憶装置FPDは中央制御装置CC０およびCC１の動
作に必要なオペレーテイングシステムが格納さ
れ、外部記憶制御装置FDCを介して中央制御装
置CC０およびCC１の何れかに接続され、またタ
イプライタ装置TYPもタイプライタ制御装置
TPCを介して中央制御装置CC０およびCC１の何
れかに接続される。今中央制御装置CC０は現用
系として稼働し、外部記憶装置FPDおよびタイ
プライタ装置TYPは中央制御装置CC０に接続さ
れているとする。一方罹障した中央制御装置CC
１は予備系として障害の修理を終えたとする。修
理後の正常性を確認する為に、中央制御装置CC
０はタイプライタ装置TYPから入力される指令
により、外部記憶装置FPDおよびタイプライタ
装置TYPを中央制御装置CC１に接続替えする。
以後中央制御装置CC１は外部記憶装置FPDから
前記オペレーテイングシステムを図示されぬ主記
憶装置に格納し、正常性の確認等の処理を完了す
ると中央制御装置CC０に対して割込信号IRQを
伝達することにより、修復完了を通知する。該割
込信号IRQを受信した中央制御装置CC０は、再
び外部記憶装置FPD或いはタイプライタ装置
TYPを接続替を行う。然し外部記憶装置FPDお
よびタイプライタ装置TYPを接続された中央制
御装置CC１が未だ完全に修復していなかつた場
合には、中央制御装置CC０は中央制御装置CC１
から何時迄も前記割込信号IRQを伝達されぬ為
に、外部記憶装置FPDおよびタイプライタ装置
TYPを中央制御装置CC１に接続した侭の状態と
なり、該外部記憶装置FPDおよびタイプライタ
装置TYPを再び中央制御装置CC０に接続する為
には保守員等の介入を必要とする。
以上の説明から明らかな如く、従来あるシステ
ム制御方式においては、現用系中央制御装置CC
０は一旦外部記憶装置FPDあるいはタイプライ
タ装置TYPを予備系中央制御装置CC１に接続し
た後は、該中央制御装置CC１から前記割込信号
IRQを受信する迄は、外部記憶装置FPD或いは
タイプライタ装置TYPを再び中央制御装置CC０
に接続替えを行う手段が無く、中央制御装置CC
１が割込信号IRQを送出出来ぬ場合の接続替えは
人手の介入を必要とした。また中央制御装置CC
０は中央制御装置CC１の実施した正常性の確認
処理が停滞している段階も何等関知していない。
ム制御方式においては、現用系中央制御装置CC
０は一旦外部記憶装置FPDあるいはタイプライ
タ装置TYPを予備系中央制御装置CC１に接続し
た後は、該中央制御装置CC１から前記割込信号
IRQを受信する迄は、外部記憶装置FPD或いは
タイプライタ装置TYPを再び中央制御装置CC０
に接続替えを行う手段が無く、中央制御装置CC
１が割込信号IRQを送出出来ぬ場合の接続替えは
人手の介入を必要とした。また中央制御装置CC
０は中央制御装置CC１の実施した正常性の確認
処理が停滞している段階も何等関知していない。
(d) 発明の目的
本発明の目的は、前述の如き従来あるシステム
制御方式の欠点を除去し、予備系中央制御装置が
共用する入出力装置等を用いて実行する処理過程
を現用系中央制御装置が監視出来、必要に応じて
前記入出力装置等を人手を介すること無く接続替
え可能な手段を実現することに在る。
制御方式の欠点を除去し、予備系中央制御装置が
共用する入出力装置等を用いて実行する処理過程
を現用系中央制御装置が監視出来、必要に応じて
前記入出力装置等を人手を介すること無く接続替
え可能な手段を実現することに在る。
(e) 発明の構成
この目的は、一方が現用系として動作し、他方
が予備系として動作する二重化された中央制御装
置と、該二重化された中央制御装置から共用され
る入出力装置とを具備する情報処理システムにお
いて、前記各中央制御装置が自中央制御装置の障
害発生状態と前記入出力装置の使用状態とを示す
状態情報を、他方の前記中央制御装置から監視可
能な状態で設定する設定手段を設け、前記現用系
中央制御装置が前記予備系中央制御装置に前記入
出力装置を接続して動作の正常性を確認させる際
に、前記予備系中央制御装置の設定手段に設定さ
れている前記状態情報を監視し、該監視結果に基
づき前記入出力装置を前記現用系中央制御装置に
切替え接続することにより達成される。
が予備系として動作する二重化された中央制御装
置と、該二重化された中央制御装置から共用され
る入出力装置とを具備する情報処理システムにお
いて、前記各中央制御装置が自中央制御装置の障
害発生状態と前記入出力装置の使用状態とを示す
状態情報を、他方の前記中央制御装置から監視可
能な状態で設定する設定手段を設け、前記現用系
中央制御装置が前記予備系中央制御装置に前記入
出力装置を接続して動作の正常性を確認させる際
に、前記予備系中央制御装置の設定手段に設定さ
れている前記状態情報を監視し、該監視結果に基
づき前記入出力装置を前記現用系中央制御装置に
切替え接続することにより達成される。
(f) 発明の実施例
以下、本発明の一実施例を図面により説明す
る。第２図は、本発明の一実施例によるシステム
制御方式を示す図である。なお、全図を通じて同
一符号は同一対象物を示す。第２図においては、
中央制御装置CC０およびCC１はそれぞれステツ
プカウンタSTPCNT０およびSTPCNT１を具備
している。中央制御装置CC０は内蔵するステツ
プカウンタSTPCNT０に中央制御装置CC０内の
状態を表示する情報、或いは中央制御装置CC１
に伝達すべき指示情報を設定し、また中央制御装
置CC１に在るステツプカウンタSTPCNT１に設
定された各種情報を所定周期で走査する。同様に
中央制御装置CC１も内蔵するステツプカウンタ
STPCNT１に中央制御装置CC１内の状態を表示
する情報、或いは中央制御装置CC０に伝達すべ
き指示情報を設定し、また中央制御装置CC０に
在るステツプカウンタSTPCNT０に設定された
各種情報を所定周期で走査する。第１図における
と同様に、中央制御装置CC０は現用系として稼
働し、外部記憶装置FPDおよびタイプライタ装
置TYPは中央制御装置CC０に接続されていると
する。一方罹障した中央制御装置CC１は予備系
として障害の修理を終えたとする。修理後の正常
性を確認する為に、中央制御装置CC０はタイプ
ライタ装置TYPから入力される指令により、外
部記憶装置FPDおよびタイプライタ装置TYPを
中央制御装置CC１に接続替えすると同時に、中
央制御装置CC０およびCC１に在るステツプカウ
ンタSTPCNT０およびSTPCNT１を初期設定し
た後、中央制御装置CC１に対し、初期設定起動
指示を伝達する。該初期設定起動指示を受信した
中央制御装置CC１は、ステツプカウンタ
STPCNT１の計数部CNTを１歩進させる（ステ
ツプ１）と共に、図示されぬ主記憶装置のブート
ストラツプ格納領域を試験する。該試験の結果異
常があれば、ステツプカウンタSTPCNT１の状
態表示制御部SCDに在る障害状態ビツトＥを論
理値１に設定するが、正常であれば計数部CNT
を更に１歩進させる（ステツプ２）と共に、外部
記憶装置FPDからブートストラツプを抽出して
前記主記憶装置のブートストラツプ格納領域に格
納する。該格納が正常に完了しなければ、状態表
示制御部SCD内の障害状態ビツトＥを論理値１
に設定するが、正常に完了すれば計数部CNTを
更に１歩進させる（ステツプ３）と共に、前記主
記憶装置のブートストラツプ格納領域以外の領域
を試験する。該試験が正常に完了しなければ、状
態表示制御部SCD内の障害状態ビツトＥを論理
値１に設定するが、正常に完了すれば計数部
CNTを更に１歩進させる（ステツプ４）と共に、
外部記憶装置FPDから前記オペレーテイングシ
ステムを抽出して前記主記憶装置の所定領域に格
納する。該格納が正常に完了しなければ、状態表
示制御部SCD内の障害状態ビツトＥを論理値１
に設定するが、正常に完了すれば計数部CNTを
更に１歩進させる（ステツプ５）と共に、タイプ
ライタ装置TYPの動作を所定の手順により試験
する。該試験が正常に完了しなければ、状態表示
制御部SCD内の障害状態ビツトＥを論理値１に
設定するが、正常に完了すれば計数部CNTを更
に１歩進させる（ステツプ６）と共に、中央制御
装置CC１が予備系として正常に構成されたこと
を示すメツセージをタイプライタ装置TYPに出
力する。該出力が正常に完了しなければ、状態表
示制御部SCD内の障害状態ビツトＥを論理値１
に設定するが、正常に完了すれば状態表示制御部
SCD内のレデイ状態ビツトＲを論理値１に設定
し、以後中央制御装置CC１は、中央制御装置CC
０に在るステツプカウンタSTPCNT０に設定さ
れる各種情報を所定周期で走査して監視する。一
方中央制御装置CC０は中央制御装置CC１に初期
設定起動指示を伝達した後、中央制御装置CC１
に在るステツプカウンタSTPCNT１に設定され
る各種情報を所定周期で走査して監視し、状態表
示制御部SCD内の障害状態ビツトＥが論理値１
に設定されたことを検出すると、同時に検出した
計数部CNTの歩進状態により中央制御装置CC１
の処理過程の進捗状態を知ると共に、中央制御装
置CC１に接続されている外部記憶装置FPDおよ
びタイプライタ装置TYPを再び中央制御装置CC
０に接続替えし、中央制御装置CC１の異常状態
を示すメツセージをタイプライタ装置TYPに出
力して、保守員等に通知する。一方レデイ状態ビ
ツトＲが論理値１に設定されたことを検出する
と、中央制御装置CC１が予備系として正常に構
成されたことを知る。以後中央制御装置CC０が
タイプライタ装置TYPを必要とする時は、内蔵
するステツプカウンタSTPCNT０の状態表示制
御部SCDに在る入出力装置要求ビツトＣを論理
値１に設定する。中央制御装置CC１は該状態表
示制御部SCD内の入出力装置要求ビツトＣが論
理値１に設定されたことを検出すると、タイプラ
イタ装置TYPが空き状態に在ればステツプカウ
ンタSTPCNT１を用いてタイプライタ装置TYP
が接続可能なことを通知する。該通知を検出した
中央制御装置CC０は、所要のタイプライタ装置
TYPを接続替えを行う。その後中央制御装置CC
１がタイプライタ装置TYPを必要としてステツ
プカウンタSTPCNT１の状態表示制御部SCDに
在る入出力装置要求ビツトＣを論理値１に設定す
ると、夫を検出した中央制御装置CC０はタイプ
ライタ装置TYPが空き状態に在れば再び中央制
御装置CC１に接続替えを行う。
る。第２図は、本発明の一実施例によるシステム
制御方式を示す図である。なお、全図を通じて同
一符号は同一対象物を示す。第２図においては、
中央制御装置CC０およびCC１はそれぞれステツ
プカウンタSTPCNT０およびSTPCNT１を具備
している。中央制御装置CC０は内蔵するステツ
プカウンタSTPCNT０に中央制御装置CC０内の
状態を表示する情報、或いは中央制御装置CC１
に伝達すべき指示情報を設定し、また中央制御装
置CC１に在るステツプカウンタSTPCNT１に設
定された各種情報を所定周期で走査する。同様に
中央制御装置CC１も内蔵するステツプカウンタ
STPCNT１に中央制御装置CC１内の状態を表示
する情報、或いは中央制御装置CC０に伝達すべ
き指示情報を設定し、また中央制御装置CC０に
在るステツプカウンタSTPCNT０に設定された
各種情報を所定周期で走査する。第１図における
と同様に、中央制御装置CC０は現用系として稼
働し、外部記憶装置FPDおよびタイプライタ装
置TYPは中央制御装置CC０に接続されていると
する。一方罹障した中央制御装置CC１は予備系
として障害の修理を終えたとする。修理後の正常
性を確認する為に、中央制御装置CC０はタイプ
ライタ装置TYPから入力される指令により、外
部記憶装置FPDおよびタイプライタ装置TYPを
中央制御装置CC１に接続替えすると同時に、中
央制御装置CC０およびCC１に在るステツプカウ
ンタSTPCNT０およびSTPCNT１を初期設定し
た後、中央制御装置CC１に対し、初期設定起動
指示を伝達する。該初期設定起動指示を受信した
中央制御装置CC１は、ステツプカウンタ
STPCNT１の計数部CNTを１歩進させる（ステ
ツプ１）と共に、図示されぬ主記憶装置のブート
ストラツプ格納領域を試験する。該試験の結果異
常があれば、ステツプカウンタSTPCNT１の状
態表示制御部SCDに在る障害状態ビツトＥを論
理値１に設定するが、正常であれば計数部CNT
を更に１歩進させる（ステツプ２）と共に、外部
記憶装置FPDからブートストラツプを抽出して
前記主記憶装置のブートストラツプ格納領域に格
納する。該格納が正常に完了しなければ、状態表
示制御部SCD内の障害状態ビツトＥを論理値１
に設定するが、正常に完了すれば計数部CNTを
更に１歩進させる（ステツプ３）と共に、前記主
記憶装置のブートストラツプ格納領域以外の領域
を試験する。該試験が正常に完了しなければ、状
態表示制御部SCD内の障害状態ビツトＥを論理
値１に設定するが、正常に完了すれば計数部
CNTを更に１歩進させる（ステツプ４）と共に、
外部記憶装置FPDから前記オペレーテイングシ
ステムを抽出して前記主記憶装置の所定領域に格
納する。該格納が正常に完了しなければ、状態表
示制御部SCD内の障害状態ビツトＥを論理値１
に設定するが、正常に完了すれば計数部CNTを
更に１歩進させる（ステツプ５）と共に、タイプ
ライタ装置TYPの動作を所定の手順により試験
する。該試験が正常に完了しなければ、状態表示
制御部SCD内の障害状態ビツトＥを論理値１に
設定するが、正常に完了すれば計数部CNTを更
に１歩進させる（ステツプ６）と共に、中央制御
装置CC１が予備系として正常に構成されたこと
を示すメツセージをタイプライタ装置TYPに出
力する。該出力が正常に完了しなければ、状態表
示制御部SCD内の障害状態ビツトＥを論理値１
に設定するが、正常に完了すれば状態表示制御部
SCD内のレデイ状態ビツトＲを論理値１に設定
し、以後中央制御装置CC１は、中央制御装置CC
０に在るステツプカウンタSTPCNT０に設定さ
れる各種情報を所定周期で走査して監視する。一
方中央制御装置CC０は中央制御装置CC１に初期
設定起動指示を伝達した後、中央制御装置CC１
に在るステツプカウンタSTPCNT１に設定され
る各種情報を所定周期で走査して監視し、状態表
示制御部SCD内の障害状態ビツトＥが論理値１
に設定されたことを検出すると、同時に検出した
計数部CNTの歩進状態により中央制御装置CC１
の処理過程の進捗状態を知ると共に、中央制御装
置CC１に接続されている外部記憶装置FPDおよ
びタイプライタ装置TYPを再び中央制御装置CC
０に接続替えし、中央制御装置CC１の異常状態
を示すメツセージをタイプライタ装置TYPに出
力して、保守員等に通知する。一方レデイ状態ビ
ツトＲが論理値１に設定されたことを検出する
と、中央制御装置CC１が予備系として正常に構
成されたことを知る。以後中央制御装置CC０が
タイプライタ装置TYPを必要とする時は、内蔵
するステツプカウンタSTPCNT０の状態表示制
御部SCDに在る入出力装置要求ビツトＣを論理
値１に設定する。中央制御装置CC１は該状態表
示制御部SCD内の入出力装置要求ビツトＣが論
理値１に設定されたことを検出すると、タイプラ
イタ装置TYPが空き状態に在ればステツプカウ
ンタSTPCNT１を用いてタイプライタ装置TYP
が接続可能なことを通知する。該通知を検出した
中央制御装置CC０は、所要のタイプライタ装置
TYPを接続替えを行う。その後中央制御装置CC
１がタイプライタ装置TYPを必要としてステツ
プカウンタSTPCNT１の状態表示制御部SCDに
在る入出力装置要求ビツトＣを論理値１に設定す
ると、夫を検出した中央制御装置CC０はタイプ
ライタ装置TYPが空き状態に在れば再び中央制
御装置CC１に接続替えを行う。
以上の説明から明らかな如く、本実施例によれ
ば、現用系中央制御装置CC０は予備系中央制御
装置CC１に外部記憶装置FPDおよびタイプライ
タ装置TYPを接続し、初期設定起動指示を伝達
した後も、ステツプカウンタSTPCNT１を走査
することにより中央制御装置CC１の処理過程を
監視することが出来、中央制御装置CC１が異常
状態となつたことを検出した場合には、自動的に
外部記憶装置FPDおよびタイプライタ装置TYP
を中央制御装置CC０に接続替えを行つて、中央
制御装置CC１の異常状態を示すメツセージをタ
イプライタ装置TYPに出力して、保守員等に通
知することが可能となる。
ば、現用系中央制御装置CC０は予備系中央制御
装置CC１に外部記憶装置FPDおよびタイプライ
タ装置TYPを接続し、初期設定起動指示を伝達
した後も、ステツプカウンタSTPCNT１を走査
することにより中央制御装置CC１の処理過程を
監視することが出来、中央制御装置CC１が異常
状態となつたことを検出した場合には、自動的に
外部記憶装置FPDおよびタイプライタ装置TYP
を中央制御装置CC０に接続替えを行つて、中央
制御装置CC１の異常状態を示すメツセージをタ
イプライタ装置TYPに出力して、保守員等に通
知することが可能となる。
なお、第２図はあく迄本発明の一実施例に過ぎ
ず、例えば設定手段の構成は図示されるものに限
定されることは無く、他の幾多の変形が考慮され
るが、何れの場合にも本発明の効果は変らない。
またステツプカウンタSTPCNT０および
STPCNT１は中央制御装置CC０およびCC１に
内蔵するものに限定されることは無く、例えば中
央制御装置CC０およびCC１に共通に設けられた
システム制御装置等に設ける等、幾多の変形が考
慮されるが、何れの場合にも本発明の効果は変ら
ない。
ず、例えば設定手段の構成は図示されるものに限
定されることは無く、他の幾多の変形が考慮され
るが、何れの場合にも本発明の効果は変らない。
またステツプカウンタSTPCNT０および
STPCNT１は中央制御装置CC０およびCC１に
内蔵するものに限定されることは無く、例えば中
央制御装置CC０およびCC１に共通に設けられた
システム制御装置等に設ける等、幾多の変形が考
慮されるが、何れの場合にも本発明の効果は変ら
ない。
(g) 発明の効果
以上、本発明によれば、前記情報処理システム
において、現用系中央制御装置は予備系中央制御
装置が実行する初期設定等の処理過程を監視する
ことが出来、若し予備系中央制御装置が異常状態
になつた場合にも、異常発生段階を詳細に知るこ
とが可能となる。かかる異常発生時に予備系中央
制御装置が共用する入出力装置等を接続している
場合にも、現用系中央制御装置は自動的に該入出
力装置等を自系に接続替えを行うことが可能とな
り、人手を介する必要が無くなる。
において、現用系中央制御装置は予備系中央制御
装置が実行する初期設定等の処理過程を監視する
ことが出来、若し予備系中央制御装置が異常状態
になつた場合にも、異常発生段階を詳細に知るこ
とが可能となる。かかる異常発生時に予備系中央
制御装置が共用する入出力装置等を接続している
場合にも、現用系中央制御装置は自動的に該入出
力装置等を自系に接続替えを行うことが可能とな
り、人手を介する必要が無くなる。
第１図は従来あるシステム制御方式の一例を示
す図、第２図は本発明の一実施例によるシステム
制御方式を示す図である。 図において、CC０およびCC１は中央制御装
置、FDCは外部記憶制御装置、FPDは外部記憶
装置、TPCはタイプライタ制御装置、TYPはタ
イプライタ装置、STPCNT０およびSTPCNT１
はステツプカウンタ、SCDは状態表示制御部、
CNTは計数部、Ｅは障害状態ビツト、Ｒはレデ
イ状態ビツト、Ｓはジヨブ完了ビツト、Ｃは入出
力装置要求ビツト、を示す。
す図、第２図は本発明の一実施例によるシステム
制御方式を示す図である。 図において、CC０およびCC１は中央制御装
置、FDCは外部記憶制御装置、FPDは外部記憶
装置、TPCはタイプライタ制御装置、TYPはタ
イプライタ装置、STPCNT０およびSTPCNT１
はステツプカウンタ、SCDは状態表示制御部、
CNTは計数部、Ｅは障害状態ビツト、Ｒはレデ
イ状態ビツト、Ｓはジヨブ完了ビツト、Ｃは入出
力装置要求ビツト、を示す。
Claims (1)
- １ 一方が現用系として動作し、他方が予備系と
して動作する二重化された中央制御装置と、該二
重化された中央制御装置から共用される入出力装
置とを具備する情報処理システムにおいて、前記
各中央制御装置が自中央制御装置の障害発生状態
と前記入出力装置の使用状態とを示す状態情報
を、他方の前記中央制御装置から監視可能な状態
で設定する設定手段を設け、前記現用系中央制御
装置が前記予備系中央制御装置に前記入出力装置
を接続して動作の正常性を確認させる際に、前記
予備系中央制御装置の設定手段に設定されている
前記状態情報を監視し、該監視結果に基づき前記
入出力装置を前記現用系中央制御装置に切替え接
続することを特徴とするシステム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065936A JPS58182777A (ja) | 1982-04-20 | 1982-04-20 | システム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065936A JPS58182777A (ja) | 1982-04-20 | 1982-04-20 | システム制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182777A JPS58182777A (ja) | 1983-10-25 |
| JPS6362780B2 true JPS6362780B2 (ja) | 1988-12-05 |
Family
ID=13301341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57065936A Granted JPS58182777A (ja) | 1982-04-20 | 1982-04-20 | システム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182777A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189338A (ja) * | 1984-03-08 | 1985-09-26 | Meidensha Electric Mfg Co Ltd | ２重化システムのデ−タ伝送方式 |
| JP5596001B2 (ja) * | 2011-10-27 | 2014-09-24 | 富士通フロンテック株式会社 | 情報処理プログラム、制御方法および情報処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530719A (en) * | 1978-08-24 | 1980-03-04 | Oki Electric Ind Co Ltd | State supervisory system |
| JPS55138149A (en) * | 1979-04-17 | 1980-10-28 | Hitachi Ltd | Multiprocessor fault detection system |
| JPS57114961A (en) * | 1981-01-08 | 1982-07-17 | Toshiba Corp | Electronic computer system for multiplex system |
-
1982
- 1982-04-20 JP JP57065936A patent/JPS58182777A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530719A (en) * | 1978-08-24 | 1980-03-04 | Oki Electric Ind Co Ltd | State supervisory system |
| JPS55138149A (en) * | 1979-04-17 | 1980-10-28 | Hitachi Ltd | Multiprocessor fault detection system |
| JPS57114961A (en) * | 1981-01-08 | 1982-07-17 | Toshiba Corp | Electronic computer system for multiplex system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58182777A (ja) | 1983-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6968242B1 (en) | Method and apparatus for an active standby control system on a network | |
| JPH07334382A (ja) | マルチコントローラシステム | |
| JPS6362780B2 (ja) | ||
| TWI434159B (zh) | 雙重系統控制裝置 | |
| JPS62236056A (ja) | 情報処理システムの入出力制御装置 | |
| JPS59123946A (ja) | システム制御方式 | |
| JPS6235945A (ja) | 障害処理方式 | |
| JPS6113627B2 (ja) | ||
| JP2578908B2 (ja) | 再立ち上げ方式 | |
| JPS60105356A (ja) | 予備装置の診断方式 | |
| JPS59180776A (ja) | スタンバイ系制御装置強制ｉｐｌ方式 | |
| JPS603225B2 (ja) | 主記憶装置情報修復方式 | |
| JPS6213700B2 (ja) | ||
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPH0467233A (ja) | 切替装置 | |
| JP2001075830A (ja) | 情報処理装置 | |
| JPH0418743B2 (ja) | ||
| JPH0320838A (ja) | データ処理装置の異常検出方式 | |
| JPS61194939A (ja) | 通信制御装置 | |
| JPH05108394A (ja) | 計算機システムの初期化診断方式 | |
| JPH01111248A (ja) | データ処理システムの系構成変更方式 | |
| JPS6039964A (ja) | 緊急制御回路の試験方式 | |
| JPH0730651A (ja) | 診断方式 | |
| JPH0542682B2 (ja) | ||
| JPS61100037A (ja) | 通信回線制御装置 |