JPS58182777A - システム制御方式 - Google Patents
システム制御方式Info
- Publication number
- JPS58182777A JPS58182777A JP57065936A JP6593682A JPS58182777A JP S58182777 A JPS58182777 A JP S58182777A JP 57065936 A JP57065936 A JP 57065936A JP 6593682 A JP6593682 A JP 6593682A JP S58182777 A JPS58182777 A JP S58182777A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- central control
- central controller
- controller
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明はシステム制御方式、特に現用系中央制御装置と
予備系中央制御装置と、該現用系および予備系中央制御
装置から共用される入出力装置とを具備する情報処理シ
ステムにおけるシステム制御方式に関す。
予備系中央制御装置と、該現用系および予備系中央制御
装置から共用される入出力装置とを具備する情報処理シ
ステムにおけるシステム制御方式に関す。
ｆｂ） 技術の背景
例えば電子交換機の如く、高信頼性を要求される情報処
理システムにおいては、交換処理の中枢となる中央制御
装置等は二重化され、一方を現用系として稼働させ、他
方を予備系として待機させる所謂待機冗長構成が採用さ
れることが少なく無い。この種情報処理システムにおい
て現用系中央制御装置が罹障した場合には、予備系中央
制御装置が直ちに現用系に切替って動作開始し、当該情
報処理システムの稼働停止を最小限に留める。なお罹障
した中央制御装置は当該情報処理システムから切離され
た後障害診断および修理を受け、止木性が確認された後
に情報処理システムに再び編入される。
理システムにおいては、交換処理の中枢となる中央制御
装置等は二重化され、一方を現用系として稼働させ、他
方を予備系として待機させる所謂待機冗長構成が採用さ
れることが少なく無い。この種情報処理システムにおい
て現用系中央制御装置が罹障した場合には、予備系中央
制御装置が直ちに現用系に切替って動作開始し、当該情
報処理システムの稼働停止を最小限に留める。なお罹障
した中央制御装置は当該情報処理システムから切離され
た後障害診断および修理を受け、止木性が確認された後
に情報処理システムに再び編入される。
（Ｃ１従来技術と問題点
第１図はこの種情報処理システムにおける従来あるシス
テム制御方式の一例を示す図である。第１図においては
、二重化された中央制御装置ｃｃＯおよびＣＣＩと、該
中央制御装置ｃｃｏおよびＣＣＩに共用される外部記憶
装置ＦＰＤおよびりイブライタ装置Ｔ Ｙ ｌ）とが示
されている。該外部記憶装置ＦＰＤは中央制御装Ｗｔｃ
ｃｏおよびＣＣ１の動作に必要なオペレーティングシス
テムが格納され、外部記憶制御装置ＦＤＣを介して中央
制御装置ＣＣＯおよびＣＣ１の何れかに接続され、また
タイプライタ結成’Ｉ’ Ｙ Ｐもタイプライタ制御装
置′「Ｐ Ｃを介して中央制御装置ＣＣＯおよびＣＣ１
の何れかに接続される。今中央制御装置ＣＣＯば現用系
として稼働し、外部記憶装置ＦＰＤおよびタイプライタ
装置′ｌ″Ｙ Ｉ）は中央制御装置ＣＣＯに接続されて
いるとする。一方罹障した中央制御装置ＣＣＩは予備系
として障害の修理を終えたとする。修理後の正常性を確
認する為に、中央制御装置ＣＣＯはタイプライタ装置Ｔ
ＹＰから入力される指令により、外部記憶装置ＦＰＤお
よびタイプライク装置ＴＹＰを中央制御装置ＣＣＩに接
続替えする。以後中央制御装置ＣＣＩは外部記憶装置Ｆ
ＰＤから前記オペレーティングシステムを図示されぬ主
記憶装置に格納し、正常性の確認等の処理を完了すると
中央制御装置ＣＣＯに対して割込信号ＩＲＱを伝達する
ことにより、イ―復完了を通知する。該割込信号ＩＲＱ
を受信した中央制御装置ＣＣＯは、再び外部記憶装置Ｆ
ＰＤ或いはタイプライタ装置ＴＹＰを接続替を行う。然
し外部記憶装置ＦＰＤおよびタイプライタ装ｆｉＴＹＰ
を接続された中央制御装Ｎｃｃ１が未だ完全に修復して
いなかった場合には、中央制御装置ＣＣＯは中央制御装
置ＣＣＩから何時迄も前記割込信号ＩＲＱを伝達されぬ
為に、外部記憶装置ＦＰＤおよびタイプライタ装置ＴＹ
Ｐを中央制御装置ＣＣ１に接続した侭の状態となり、該
外部記憶装置ＦＰＤおよびタイプライタ装置ＴＹＰを再
び中央制御装置ＣＣＯに接続する為には保守員等の介入
を必要とする。
テム制御方式の一例を示す図である。第１図においては
、二重化された中央制御装置ｃｃＯおよびＣＣＩと、該
中央制御装置ｃｃｏおよびＣＣＩに共用される外部記憶
装置ＦＰＤおよびりイブライタ装置Ｔ Ｙ ｌ）とが示
されている。該外部記憶装置ＦＰＤは中央制御装Ｗｔｃ
ｃｏおよびＣＣ１の動作に必要なオペレーティングシス
テムが格納され、外部記憶制御装置ＦＤＣを介して中央
制御装置ＣＣＯおよびＣＣ１の何れかに接続され、また
タイプライタ結成’Ｉ’ Ｙ Ｐもタイプライタ制御装
置′「Ｐ Ｃを介して中央制御装置ＣＣＯおよびＣＣ１
の何れかに接続される。今中央制御装置ＣＣＯば現用系
として稼働し、外部記憶装置ＦＰＤおよびタイプライタ
装置′ｌ″Ｙ Ｉ）は中央制御装置ＣＣＯに接続されて
いるとする。一方罹障した中央制御装置ＣＣＩは予備系
として障害の修理を終えたとする。修理後の正常性を確
認する為に、中央制御装置ＣＣＯはタイプライタ装置Ｔ
ＹＰから入力される指令により、外部記憶装置ＦＰＤお
よびタイプライク装置ＴＹＰを中央制御装置ＣＣＩに接
続替えする。以後中央制御装置ＣＣＩは外部記憶装置Ｆ
ＰＤから前記オペレーティングシステムを図示されぬ主
記憶装置に格納し、正常性の確認等の処理を完了すると
中央制御装置ＣＣＯに対して割込信号ＩＲＱを伝達する
ことにより、イ―復完了を通知する。該割込信号ＩＲＱ
を受信した中央制御装置ＣＣＯは、再び外部記憶装置Ｆ
ＰＤ或いはタイプライタ装置ＴＹＰを接続替を行う。然
し外部記憶装置ＦＰＤおよびタイプライタ装ｆｉＴＹＰ
を接続された中央制御装Ｎｃｃ１が未だ完全に修復して
いなかった場合には、中央制御装置ＣＣＯは中央制御装
置ＣＣＩから何時迄も前記割込信号ＩＲＱを伝達されぬ
為に、外部記憶装置ＦＰＤおよびタイプライタ装置ＴＹ
Ｐを中央制御装置ＣＣ１に接続した侭の状態となり、該
外部記憶装置ＦＰＤおよびタイプライタ装置ＴＹＰを再
び中央制御装置ＣＣＯに接続する為には保守員等の介入
を必要とする。
以上の説明から明らかな如く、従来あるシステム制御方
式においては、現用系中央制御装置ＣＣＯは一旦外部記
憶装置ＦＰＤあるいはタイプライタ装置ＴＹＰを予備系
中央制御装置ＣＣＩに接続した後は、該中央制御装置Ｃ
Ｃ１から前記割込信号ＩＲＱを受信する迄は、外部記憶
装置ＦＰＤ或いはタイプライタ装置Ｔ Ｙ Ｐを再び中
央制御装置ＣＣＯに接続替えを行う手段が無く、中央制
御装置ＣＣ１が割込信号ＩＲＱを送出出来ぬ場合の接続
替えは人手の介入を必要とした。また中央制御装置ＣＣ
Ｏは中央制御装置ＣＣ１の実施した正常性の確認処理が
停滞している段階も何等関知していない。
式においては、現用系中央制御装置ＣＣＯは一旦外部記
憶装置ＦＰＤあるいはタイプライタ装置ＴＹＰを予備系
中央制御装置ＣＣＩに接続した後は、該中央制御装置Ｃ
Ｃ１から前記割込信号ＩＲＱを受信する迄は、外部記憶
装置ＦＰＤ或いはタイプライタ装置Ｔ Ｙ Ｐを再び中
央制御装置ＣＣＯに接続替えを行う手段が無く、中央制
御装置ＣＣ１が割込信号ＩＲＱを送出出来ぬ場合の接続
替えは人手の介入を必要とした。また中央制御装置ＣＣ
Ｏは中央制御装置ＣＣ１の実施した正常性の確認処理が
停滞している段階も何等関知していない。
ｆｄｌ 発明の目的
本発明の目的は、前述の如き従来あるシステム制御方式
の欠点を除去し、予備系中央制御装置が共用する入出力
装置等を用いて実行する処理過程を現用系中央制御装置
が監視出来、必要に応じて前記入出力装置等を人手を介
すること無（接続替え可能な手段を実現することに在る
。
の欠点を除去し、予備系中央制御装置が共用する入出力
装置等を用いて実行する処理過程を現用系中央制御装置
が監視出来、必要に応じて前記入出力装置等を人手を介
すること無（接続替え可能な手段を実現することに在る
。
ｔｅｌ 発明の構成
、この目的は、現用系中央制御装置と予備系中央制御装
置と、該現用系および予備系中央制御装置から共用され
る入出力装置とを具備する情報処理システムにおいて、
前記現用系中央制御装置の状態情報を前記予備系中央制
御装置に伝達する為の指示情報を設定するステップカウ
ンタと、前記予備系中央制御装置の状態情報を前記現用
系中央制御装置に伝達する為の指示情報を設定するステ
ップカウンタとを設りることにより達成される。
置と、該現用系および予備系中央制御装置から共用され
る入出力装置とを具備する情報処理システムにおいて、
前記現用系中央制御装置の状態情報を前記予備系中央制
御装置に伝達する為の指示情報を設定するステップカウ
ンタと、前記予備系中央制御装置の状態情報を前記現用
系中央制御装置に伝達する為の指示情報を設定するステ
ップカウンタとを設りることにより達成される。
ｆｆｌ 発明の実施例
以下、本発明の一実施例を図面により説明する。
第２図は、本発明の一実施例によるシステム制御方式を
示す図である。なお、全図を通して同一符号は同一対象
物を示す。第２図においては、中央制御装置ＣＣＯおよ
びＣＣＩはそれぞれステップカウンタ５ＴＰＣＮＴＯお
よび５ＴＰＣＮＴＩを具備している。中央制御装置ＣＣ
Ｏは内蔵するステップカウンタ５ＴＰＣＮＴＯに中央制
御装置ＣＯＯ内の状態を表示する情報、或いは中央制御
装置ＣＣＩに伝達すべき指示情報を設定し、また中央制
御装置ＣＣＩに在るステップカウンタ５ＴＰＣＮＴＩに
設定された各種情報を所定周期で走査する。同様に中央
制御装置Ｃ’Ｃ１も内蔵するステップカウンタ５ＴＰＣ
ＮＴＩに中央制御装置ＣＣ１内の状態を表示する情報、
或いは中央制御装置Ｃ００に伝達ずべき指示情報を設定
し、また中央制御装置、ｃｃｏに在るステップカウンタ
５ＴＰＣＮ ＴＯに設定された各種情報を所定周期で走
査する。第１図におけると同様に、中央制御装置ＣＣＯ
は現用系として稼働し、外部記憶装置ＦＰＤおよびタイ
プライタ装置Ｔ Ｙ Ｐば中央制御装置ＣＣＯに接続さ
れているとする。一方罹障した中央制御装置Ｃ０１は予
備系として障害の修理を終えたとする。修理後の正常性
を確認する為に、中央制御装置ＣＣＯはタイプライタ装
置ＴＹＰから入力される指令により、外部記憶装置ＦＰ
Ｄおよびタイプライタ装置ＴＹＰを中央制御装置ＣＣ１
に接続替えすると同時に、中央制御装置ＣＣＯおよびＣ
ＣＩに在るステップカウンタ５ＴＰＣＮＴＯおよびＳ’
「ＰＣＮＴｌを初期設定した後、中央制御装置ｃｃｉに
対し、初期設定起動指示を伝達する。
示す図である。なお、全図を通して同一符号は同一対象
物を示す。第２図においては、中央制御装置ＣＣＯおよ
びＣＣＩはそれぞれステップカウンタ５ＴＰＣＮＴＯお
よび５ＴＰＣＮＴＩを具備している。中央制御装置ＣＣ
Ｏは内蔵するステップカウンタ５ＴＰＣＮＴＯに中央制
御装置ＣＯＯ内の状態を表示する情報、或いは中央制御
装置ＣＣＩに伝達すべき指示情報を設定し、また中央制
御装置ＣＣＩに在るステップカウンタ５ＴＰＣＮＴＩに
設定された各種情報を所定周期で走査する。同様に中央
制御装置Ｃ’Ｃ１も内蔵するステップカウンタ５ＴＰＣ
ＮＴＩに中央制御装置ＣＣ１内の状態を表示する情報、
或いは中央制御装置Ｃ００に伝達ずべき指示情報を設定
し、また中央制御装置、ｃｃｏに在るステップカウンタ
５ＴＰＣＮ ＴＯに設定された各種情報を所定周期で走
査する。第１図におけると同様に、中央制御装置ＣＣＯ
は現用系として稼働し、外部記憶装置ＦＰＤおよびタイ
プライタ装置Ｔ Ｙ Ｐば中央制御装置ＣＣＯに接続さ
れているとする。一方罹障した中央制御装置Ｃ０１は予
備系として障害の修理を終えたとする。修理後の正常性
を確認する為に、中央制御装置ＣＣＯはタイプライタ装
置ＴＹＰから入力される指令により、外部記憶装置ＦＰ
Ｄおよびタイプライタ装置ＴＹＰを中央制御装置ＣＣ１
に接続替えすると同時に、中央制御装置ＣＣＯおよびＣ
ＣＩに在るステップカウンタ５ＴＰＣＮＴＯおよびＳ’
「ＰＣＮＴｌを初期設定した後、中央制御装置ｃｃｉに
対し、初期設定起動指示を伝達する。
該初期設定起動指示を受信した中央制御装置ＣＣ１は、
ステップカウンタ５ＴＰＣＮＴＩの計数部ＣＮ ”ｒを
１歩進させる（ステップｌ）と共に、図示されぬ主記憶
装置のブー］・ストラップ格納領域を試験する。該試験
の結果異當があれば、ステップカウンタ５ＴＰＣＮＴＩ
の状態表示制御部ＳＣ■）に在る障害状態ビットＥｔｌ
−論理値ｌに設定するが、正常であれば計数部ＣＮＴを
更に１歩進させる（ステップ２）と共に、外部記憶装置
ＦＰＤからブートストラップを抽出して前記主記憶装置
のブートストラップ格納領域に格納する。該格納が正常
に完了しなければ、状態表示制御部ＳＣＤ内の障害状態
ビットＥを論理値ｌに設定するが、正常に完了すれば計
数部ＣＮＴを更に１歩進させる（ステップ３）と共に、
前記主記憶装置のブートストラップ格納領域以外の領域
を試験する。該試験が正常に完了しなければ、状態表示
制御部ＳＣＤ内の障害状態ビットＥを論理値ｌに設定す
るが、正常に完了すれば計数部ＣＮＴを更に１歩進させ
る（ステップ４）と共に、外部記憶装置ＦＰＤから前記
オペレーティングシステムを抽出して前記主記憶装置の
所定領域に格納する。該格納が正常に完了しなければ、
状態表示制御部ＳＣＤ内の障害状態ビットＥを論理値１
に設定するが、正常に完了すれば計数部ＣＮＴを更に１
歩進させる（ステップ５）と共に、タイプライタ装置Ｔ
ＹＰの動作を所定の手順により試験する。該試験が正常
に完了しなければ、状態表示制御部ＳＣＤ内の障害状態
ビットＥを論理値１に設定するが、正常に完了すれば針
数部ＣＮＴを更に１歩進させる（ステップ６）と共に、
中央制御装置ｃｃｉが予備系として正常に構成されたこ
とを示すメソセージをタイプライタ装置１’ Ｙ Ｉ）
に出力する。該出力が正常に完了しなりれば、状態表示
制御部ＳＣＤ内の障害状態ピッｉ ＩＥを論理値ｌに設
定するが、正常に完了すれば状態表示制御部５ＣＩ）内
のレディ状態ビットＲを論理１ｔｈ１に設定し、以後中
央制御装置ＣＣＩは、中央制御装置ＣＣＯに在るステッ
プカウンタＳ Ｔ １） ＣＮ Ｔ Ｏに設定される各
種情報を所定周期で走査して監視する。一方中央制御装
置ＣＣＯはりＪ央制御装置ＣＣＩに初期設定起動指示を
伝達した後、中央制御装置ＣＣＩに在るステップカウン
タ５ＴＰＣＮＴＩに設定される各種情報を所定周期で走
査して監視し、状態表示制御部ＳＣＤ内の障害状態ビッ
トＥが論理値１に設定されたことを検出すると、同時に
検出した計数部ＣＮＴの歩進状態により中央制御装置Ｃ
ＣＩの処理過程の進捗状態を知ると共に、中央制御装置
ＣＣＩに接続されている外部記憶装置ＦＰＤおよびタイ
プライタ装置ＴＹＰを再び中央制御装置ＣＣＯに接続替
えし、中央制御装置ＣＣＩの異當状態を示すメソセージ
をタイプライタ装置ＴＹＰに出力して、保守員等に通知
する。一方しディ状態ビ・ノドＲが論理値１に設定され
たことを検出すると、中央制御装置ＣＣ１が予備系とし
て正常に構成されたことを知る。以後中央制御装置ＣＣ
Ｏがタイプライタ装置ＴＹＰを必要とする時は、内蔵す
るステップカウンタ５ＴＰＣＮＴＯの状態表示制御部Ｓ
ＣＤに在る入出力装置要求ビットＣ；ｔ−論理値１に設
定する。中央制御装置ＣＣ１は該状態表示制御部ＳＣＤ
内の入出力装置要求ピッｌ−Ｃが論理値１に設定された
ことを検出すると、タイプライタ装置ＴＹＰが空き状態
に在ればステップカウンタ５ＴＰＣＮＴＩを用いてタイ
プライタ装置ＴＹＰが接／Ｑ 続可能なことを通知する。該通知を検出した中央制御装
置ＣＣＯは、所要のタイプライタ装置ＴＹＩ）を接続替
えを行う。その後中央制御装置ＣＣＩがタイプライタ装
置Ｔ Ｙ Ｆ）を必要としてステップカウンタｓ ′ｒ
Ｐ ＣＮ Ｔ ｌの状態表示制御部ＳＣＤに在る入出力
装置要求ピッｌ Ｃを論理値ｌに設定すると、夫を検出
した中央制御装置ＣＣＯはタイプライタ装置Ｔ Ｙ Ｉ
）が空き状態に在れば再び中央制御装ｗＣＣ１に接続替
えを行う。
ステップカウンタ５ＴＰＣＮＴＩの計数部ＣＮ ”ｒを
１歩進させる（ステップｌ）と共に、図示されぬ主記憶
装置のブー］・ストラップ格納領域を試験する。該試験
の結果異當があれば、ステップカウンタ５ＴＰＣＮＴＩ
の状態表示制御部ＳＣ■）に在る障害状態ビットＥｔｌ
−論理値ｌに設定するが、正常であれば計数部ＣＮＴを
更に１歩進させる（ステップ２）と共に、外部記憶装置
ＦＰＤからブートストラップを抽出して前記主記憶装置
のブートストラップ格納領域に格納する。該格納が正常
に完了しなければ、状態表示制御部ＳＣＤ内の障害状態
ビットＥを論理値ｌに設定するが、正常に完了すれば計
数部ＣＮＴを更に１歩進させる（ステップ３）と共に、
前記主記憶装置のブートストラップ格納領域以外の領域
を試験する。該試験が正常に完了しなければ、状態表示
制御部ＳＣＤ内の障害状態ビットＥを論理値ｌに設定す
るが、正常に完了すれば計数部ＣＮＴを更に１歩進させ
る（ステップ４）と共に、外部記憶装置ＦＰＤから前記
オペレーティングシステムを抽出して前記主記憶装置の
所定領域に格納する。該格納が正常に完了しなければ、
状態表示制御部ＳＣＤ内の障害状態ビットＥを論理値１
に設定するが、正常に完了すれば計数部ＣＮＴを更に１
歩進させる（ステップ５）と共に、タイプライタ装置Ｔ
ＹＰの動作を所定の手順により試験する。該試験が正常
に完了しなければ、状態表示制御部ＳＣＤ内の障害状態
ビットＥを論理値１に設定するが、正常に完了すれば針
数部ＣＮＴを更に１歩進させる（ステップ６）と共に、
中央制御装置ｃｃｉが予備系として正常に構成されたこ
とを示すメソセージをタイプライタ装置１’ Ｙ Ｉ）
に出力する。該出力が正常に完了しなりれば、状態表示
制御部ＳＣＤ内の障害状態ピッｉ ＩＥを論理値ｌに設
定するが、正常に完了すれば状態表示制御部５ＣＩ）内
のレディ状態ビットＲを論理１ｔｈ１に設定し、以後中
央制御装置ＣＣＩは、中央制御装置ＣＣＯに在るステッ
プカウンタＳ Ｔ １） ＣＮ Ｔ Ｏに設定される各
種情報を所定周期で走査して監視する。一方中央制御装
置ＣＣＯはりＪ央制御装置ＣＣＩに初期設定起動指示を
伝達した後、中央制御装置ＣＣＩに在るステップカウン
タ５ＴＰＣＮＴＩに設定される各種情報を所定周期で走
査して監視し、状態表示制御部ＳＣＤ内の障害状態ビッ
トＥが論理値１に設定されたことを検出すると、同時に
検出した計数部ＣＮＴの歩進状態により中央制御装置Ｃ
ＣＩの処理過程の進捗状態を知ると共に、中央制御装置
ＣＣＩに接続されている外部記憶装置ＦＰＤおよびタイ
プライタ装置ＴＹＰを再び中央制御装置ＣＣＯに接続替
えし、中央制御装置ＣＣＩの異當状態を示すメソセージ
をタイプライタ装置ＴＹＰに出力して、保守員等に通知
する。一方しディ状態ビ・ノドＲが論理値１に設定され
たことを検出すると、中央制御装置ＣＣ１が予備系とし
て正常に構成されたことを知る。以後中央制御装置ＣＣ
Ｏがタイプライタ装置ＴＹＰを必要とする時は、内蔵す
るステップカウンタ５ＴＰＣＮＴＯの状態表示制御部Ｓ
ＣＤに在る入出力装置要求ビットＣ；ｔ−論理値１に設
定する。中央制御装置ＣＣ１は該状態表示制御部ＳＣＤ
内の入出力装置要求ピッｌ−Ｃが論理値１に設定された
ことを検出すると、タイプライタ装置ＴＹＰが空き状態
に在ればステップカウンタ５ＴＰＣＮＴＩを用いてタイ
プライタ装置ＴＹＰが接／Ｑ 続可能なことを通知する。該通知を検出した中央制御装
置ＣＣＯは、所要のタイプライタ装置ＴＹＩ）を接続替
えを行う。その後中央制御装置ＣＣＩがタイプライタ装
置Ｔ Ｙ Ｆ）を必要としてステップカウンタｓ ′ｒ
Ｐ ＣＮ Ｔ ｌの状態表示制御部ＳＣＤに在る入出力
装置要求ピッｌ Ｃを論理値ｌに設定すると、夫を検出
した中央制御装置ＣＣＯはタイプライタ装置Ｔ Ｙ Ｉ
）が空き状態に在れば再び中央制御装ｗＣＣ１に接続替
えを行う。
以Ｉ−の説明から明らかな如く、本実施例によれば、現
用系中央制御装置ＣＣＯは予備系中央制御装置ＣＣＩに
外部記憶装置Ｆ Ｐ Ｄおよびタイプライタ装置Ｔ Ｙ
Ｐを接続し、初期設定起動指示を伝達したｌ＆４）、
ステップ；ｂ ウ７りＳ ’］’ Ｐ ＣＮ ｉ” １
を走査することにより中央制御装置ＣＣＩの処理過程を
監視することが出来、中央制御装置ＣＣＩが異常状態と
なったことを検出した場合には、自動的に外部記憶装置
Ｗ ＦＩ） Ｉ）およびタイプライタ装置’１’ Ｙ
Ｉ）を中央制御装置ｉ￥ＣＣＯに接続替えを行って、中
央制御装置ＣＣＩの異常状態を示すメソセージ／／ をタイプライタ装置Ｔ Ｙ Ｉ）に出力して、保守員等
に通知することか可能となる。
用系中央制御装置ＣＣＯは予備系中央制御装置ＣＣＩに
外部記憶装置Ｆ Ｐ Ｄおよびタイプライタ装置Ｔ Ｙ
Ｐを接続し、初期設定起動指示を伝達したｌ＆４）、
ステップ；ｂ ウ７りＳ ’］’ Ｐ ＣＮ ｉ” １
を走査することにより中央制御装置ＣＣＩの処理過程を
監視することが出来、中央制御装置ＣＣＩが異常状態と
なったことを検出した場合には、自動的に外部記憶装置
Ｗ ＦＩ） Ｉ）およびタイプライタ装置’１’ Ｙ
Ｉ）を中央制御装置ｉ￥ＣＣＯに接続替えを行って、中
央制御装置ＣＣＩの異常状態を示すメソセージ／／ をタイプライタ装置Ｔ Ｙ Ｉ）に出力して、保守員等
に通知することか可能となる。
なお、第２図はあく迄本発明の一実施例に過きす、例え
ばスケ・ノブカウンタＳ Ｔ ｌ） ＣＮ ＴＯおよび
５ＴＰＣＮＴＩの構成は図示されるものに限定されるこ
とは無く、他に幾多の変形が考瑳、されるが、何れの場
合にも本発明の効果は変らない。またステップカウンタ
Ｓ Ｔ Ｐ ＣＮ Ｔ ＯおよびＳ ′ｒＩ）ＣＮＴｌ
ば中央制御装置ＣＣＯおよびＣＣｔに内蔵するものに限
定されることは無く、例えば中央制御装置ＣＣＯおよび
ＣＣＩに共通に設けられたシステム制御装置等に設りる
等、幾多の変形が考慮されるが、何れの場合にも本発明
の効果は変らない。
ばスケ・ノブカウンタＳ Ｔ ｌ） ＣＮ ＴＯおよび
５ＴＰＣＮＴＩの構成は図示されるものに限定されるこ
とは無く、他に幾多の変形が考瑳、されるが、何れの場
合にも本発明の効果は変らない。またステップカウンタ
Ｓ Ｔ Ｐ ＣＮ Ｔ ＯおよびＳ ′ｒＩ）ＣＮＴｌ
ば中央制御装置ＣＣＯおよびＣＣｔに内蔵するものに限
定されることは無く、例えば中央制御装置ＣＣＯおよび
ＣＣＩに共通に設けられたシステム制御装置等に設りる
等、幾多の変形が考慮されるが、何れの場合にも本発明
の効果は変らない。
ｆｇｌ 発明の効果
以上、本発明によれば、前記情報処理システムにおいて
、現用系中央制御装置は予備系中央制御装置が実行する
初期設定等の処理過程を監視することが出来、若し予備
系中央制御装置が異常状態になった場合にも、異常発生
段階を詳細に知るこｌλ とがｉＪ能となる。かかる異常発生時に予備系中央制御
装置が共用する入出力装置等を接続している場合にも、
現用系中央制御装置は自動的に該入出力装置等を自系に
接続替えを行うことが可能となり、人手を介する必要が
無くなる。
、現用系中央制御装置は予備系中央制御装置が実行する
初期設定等の処理過程を監視することが出来、若し予備
系中央制御装置が異常状態になった場合にも、異常発生
段階を詳細に知るこｌλ とがｉＪ能となる。かかる異常発生時に予備系中央制御
装置が共用する入出力装置等を接続している場合にも、
現用系中央制御装置は自動的に該入出力装置等を自系に
接続替えを行うことが可能となり、人手を介する必要が
無くなる。
第１図は従来あるシステム制御方式の一例を示す図、第
２図は本発明の一実施例によるシステム制御方式を示す
図である。 図において、ＣＣＯおよびｃｃｌは中央制御装置、ＦＤ
Ｃは外部記憶制御装置、ＦＰＤは外部記憶装置、１゛Ｐ
Ｃはタイプライタ制御装置、ＴＹＰはタイプライタ装
置、Ｓ Ｔ Ｐ ＣＮ Ｔ ＯおよびＳＴＰ ＣＮ ′
ｒ ｌはステップカウンタ、ＳＣＤは状態表示制御部、
ＣＮＴは６１数部、Ｅは障害状態ビット、’Ｒはレディ
状態ビット、Ｓはジョブ完了ビット、Ｃは入出力装置要
求ピッ］・、を示す。 躬 １ 図 男 Ｚ 図
２図は本発明の一実施例によるシステム制御方式を示す
図である。 図において、ＣＣＯおよびｃｃｌは中央制御装置、ＦＤ
Ｃは外部記憶制御装置、ＦＰＤは外部記憶装置、１゛Ｐ
Ｃはタイプライタ制御装置、ＴＹＰはタイプライタ装
置、Ｓ Ｔ Ｐ ＣＮ Ｔ ＯおよびＳＴＰ ＣＮ ′
ｒ ｌはステップカウンタ、ＳＣＤは状態表示制御部、
ＣＮＴは６１数部、Ｅは障害状態ビット、’Ｒはレディ
状態ビット、Ｓはジョブ完了ビット、Ｃは入出力装置要
求ピッ］・、を示す。 躬 １ 図 男 Ｚ 図
Claims (1)
- 現用系中央制御装置と予備系中央制御装置と、該現用系
および予備系中央制御装置から共用される入出力装置と
を具備する情報処理システムにおいて、前記現用系中央
制御装置の状態情報を前記予備系中央制御装置に伝達す
る為の指示情報を設定するステップカウンタと、前記予
備系中央制御装置の状態情報を前記現用系中央制御装置
に伝達する為の指示情報を設定するステップカウンタと
を設けることを特徴とするシステム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065936A JPS58182777A (ja) | 1982-04-20 | 1982-04-20 | システム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065936A JPS58182777A (ja) | 1982-04-20 | 1982-04-20 | システム制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182777A true JPS58182777A (ja) | 1983-10-25 |
| JPS6362780B2 JPS6362780B2 (ja) | 1988-12-05 |
Family
ID=13301341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57065936A Granted JPS58182777A (ja) | 1982-04-20 | 1982-04-20 | システム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182777A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189338A (ja) * | 1984-03-08 | 1985-09-26 | Meidensha Electric Mfg Co Ltd | ２重化システムのデ−タ伝送方式 |
| JP2013092953A (ja) * | 2011-10-27 | 2013-05-16 | Fujitsu Frontech Ltd | 情報処理プログラム、制御方法および情報処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530719A (en) * | 1978-08-24 | 1980-03-04 | Oki Electric Ind Co Ltd | State supervisory system |
| JPS55138149A (en) * | 1979-04-17 | 1980-10-28 | Hitachi Ltd | Multiprocessor fault detection system |
| JPS57114961A (en) * | 1981-01-08 | 1982-07-17 | Toshiba Corp | Electronic computer system for multiplex system |
-
1982
- 1982-04-20 JP JP57065936A patent/JPS58182777A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530719A (en) * | 1978-08-24 | 1980-03-04 | Oki Electric Ind Co Ltd | State supervisory system |
| JPS55138149A (en) * | 1979-04-17 | 1980-10-28 | Hitachi Ltd | Multiprocessor fault detection system |
| JPS57114961A (en) * | 1981-01-08 | 1982-07-17 | Toshiba Corp | Electronic computer system for multiplex system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189338A (ja) * | 1984-03-08 | 1985-09-26 | Meidensha Electric Mfg Co Ltd | ２重化システムのデ−タ伝送方式 |
| JP2013092953A (ja) * | 2011-10-27 | 2013-05-16 | Fujitsu Frontech Ltd | 情報処理プログラム、制御方法および情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362780B2 (ja) | 1988-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07334382A (ja) | マルチコントローラシステム | |
| JPS58182777A (ja) | システム制御方式 | |
| TWI434159B (zh) | 雙重系統控制裝置 | |
| JPH02151926A (ja) | 端末装置切替方式 | |
| JPH11120154A (ja) | コンピュータシステムにおけるアクセス制御装置および方法 | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPH05108394A (ja) | 計算機システムの初期化診断方式 | |
| JP2000267950A (ja) | デバイス試験診断システム及びそのデバイス試験診断方法並びにその制御プログラムを記録した記録媒体 | |
| JPH0340040A (ja) | 計算機システム | |
| JPS5839307A (ja) | プログラマブル・コントロ−ラ | |
| JPH0457121A (ja) | 機能実行登録表示の初期設定方式 | |
| JPH0730651A (ja) | 診断方式 | |
| JPH0792731B2 (ja) | 外部記憶装置の診断方式 | |
| JPS59180776A (ja) | スタンバイ系制御装置強制ｉｐｌ方式 | |
| JP3012491B2 (ja) | 二重化装置のマイクロ診断方法 | |
| JPS59123946A (ja) | システム制御方式 | |
| JPS6228841A (ja) | 入出力処理装置 | |
| JPH01120922A (ja) | 通信制御処理装置の診断方式 | |
| JPH01120653A (ja) | 異常回復処理方式 | |
| JPS5890202A (ja) | プロセス制御装置 | |
| JPS62245456A (ja) | 時間監視制御方式 | |
| JPH0460852A (ja) | 異常通知方法 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPS63197242A (ja) | 複合システムにおける障害装置切り離し制御方式 | |
| JP2001075830A (ja) | 情報処理装置 |