JPS607284B2 - リモ−トパワ−コントロ−ル装置 - Google Patents
リモ−トパワ−コントロ−ル装置Info
- Publication number
- JPS607284B2 JPS607284B2 JP54150039A JP15003979A JPS607284B2 JP S607284 B2 JPS607284 B2 JP S607284B2 JP 54150039 A JP54150039 A JP 54150039A JP 15003979 A JP15003979 A JP 15003979A JP S607284 B2 JPS607284 B2 JP S607284B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power
- terminals
- power control
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
この発明は例えば店頭の要所要所に配置された複数台の
ターミナルを１群となし全ターミナルの起動及び停止を
一斉に行なうため全ターミナルの電源のＯＮ、ＯＦＦを
集中的に管理せんとするものである。
ターミナルを１群となし全ターミナルの起動及び停止を
一斉に行なうため全ターミナルの電源のＯＮ、ＯＦＦを
集中的に管理せんとするものである。
そのためこの複数台のターミナルを結合構成し、全ター
ミナルの中でいずれかのターミナルをマスタターミナル
に選んで記憶装置にマスタフラグなることを記憶してお
き、電源を投入することによりマスタフラグにあるか否
かを判断し、マスタフラグにあることを確認すれば他の
ターミナル全部をサテライトターミナルとなし従属せし
め、以後全サテライトターミナルの電源を制御するよう
にしたりモートパワーコントロール装置関するものであ
る。従釆この種、複数台のターミナルの結合構成に於て
は第８図に示すように各ターミナルの電源回路は直列に
接続されており、今、仮にターミナルｌａをマスタタ」
ミナルとし場合、このターミナルｌａは次の一合のター
ミナルｌｂの電源をコントロールし、このコントロール
されたターミナルｌｂが、次の一合のターミナルｌｃの
電源をコントロールするという具合に逐次電源をコント
ロールし行くといういわゆる将棋倒し通電方式が通常と
されていた。
ミナルの中でいずれかのターミナルをマスタターミナル
に選んで記憶装置にマスタフラグなることを記憶してお
き、電源を投入することによりマスタフラグにあるか否
かを判断し、マスタフラグにあることを確認すれば他の
ターミナル全部をサテライトターミナルとなし従属せし
め、以後全サテライトターミナルの電源を制御するよう
にしたりモートパワーコントロール装置関するものであ
る。従釆この種、複数台のターミナルの結合構成に於て
は第８図に示すように各ターミナルの電源回路は直列に
接続されており、今、仮にターミナルｌａをマスタタ」
ミナルとし場合、このターミナルｌａは次の一合のター
ミナルｌｂの電源をコントロールし、このコントロール
されたターミナルｌｂが、次の一合のターミナルｌｃの
電源をコントロールするという具合に逐次電源をコント
ロールし行くといういわゆる将棋倒し通電方式が通常と
されていた。
このためマスタターミナルの役目をもつターミナルｌａ
は特定のものに固定される形となりかつターミナル間が
電気的に分離できない構成となっているので、もしマス
タタ−ミナルｌａが故障すると他の総てのターミナルｌ
ｂ，ｌｃ…・・・ｌｆの電源上に影響を及ぼし全ターミ
ナルｌａ，ｌｂ・・・・・・ｌｆは登録業務を停止せざ
るをえないという不具合があった。この発明はかかる従
来の欠陥に鑑み、ターミナル群の電源回路を第５図に示
すように並列に接続する構成にしたので、各ターミナル
間の接続が電気的に分離、独立しうる状態になったので
、いずれかのターミナルが故障停止した場合でも他の夕
−ミナルに影響を及ぼすことがなく、又全ターミナル夫
々にリモートパワーコントロール回路を設け、全く同じ
回路構成としたので、いずれのターミナルもマスタター
ミナルになり得る機能をもたすことができた。
は特定のものに固定される形となりかつターミナル間が
電気的に分離できない構成となっているので、もしマス
タタ−ミナルｌａが故障すると他の総てのターミナルｌ
ｂ，ｌｃ…・・・ｌｆの電源上に影響を及ぼし全ターミ
ナルｌａ，ｌｂ・・・・・・ｌｆは登録業務を停止せざ
るをえないという不具合があった。この発明はかかる従
来の欠陥に鑑み、ターミナル群の電源回路を第５図に示
すように並列に接続する構成にしたので、各ターミナル
間の接続が電気的に分離、独立しうる状態になったので
、いずれかのターミナルが故障停止した場合でも他の夕
−ミナルに影響を及ぼすことがなく、又全ターミナル夫
々にリモートパワーコントロール回路を設け、全く同じ
回路構成としたので、いずれのターミナルもマスタター
ミナルになり得る機能をもたすことができた。
よって、いずれかのターミナルをマスタフラグに設定す
ることにより全サテライトターミナルの電源を一斉にＯ
Ｎ、ＯＦＦすることをできるようにしたりモートパワー
コントロール装置を提供せんとするものである。以下こ
の発明の構成を図示の一実施例にもとづいて説明する。
ることにより全サテライトターミナルの電源を一斉にＯ
Ｎ、ＯＦＦすることをできるようにしたりモートパワー
コントロール装置を提供せんとするものである。以下こ
の発明の構成を図示の一実施例にもとづいて説明する。
第１図はターミナルーの斜面図でキーボード２、表示器
３、ドロアー４を備え、プリンター１４が内蔵されその
しシート取出口６が設けられている。なおＣＰＵ１０、
記憶装置ＲＯＭＩＩ及びＲＡＭ１２等は本鯵体に内蔵さ
れている。電源スイッチ５は右側下部に設けられ、電源
部（以下ＰＴＵと称す）１５は電源トランス、電源ノイ
ズフィルター、平滑用コンデンサ及びリモートパワーコ
ントロール回路等から構成されドロワー４の後部に組込
まれている。キーボード２には、置数キー２ａ、部門キ
ー２ｂ、取り引き別キー２ｃ、取扱者を明確にするロッ
クタイプの責任者キー７、及び日、ロック、登録、点検
、精算、設定のポジションをもち、そのポジションに応
じて本夕ーミナルの業務実行のモードが決定されるロッ
クタイプのコントロールキー８が設けられている。第２
図は、このターミナルの構成を示すブロック図で、キー
ボード２のキー操作による入力信号は、デスプレイキー
ボードインタフェーズ（以下Ｄ／Ｋィンタフェーズと略
す）９を通じてコード化され、キーデータとしてＣＰＵ
ＩＯに取り込まれ、ＣＰＵＩＯはそのキーデータに応じ
て、プログラムが格納されている記憶装置ＲＯＭＩＩの
命令を解読して、データを記憶する記憶装置ＲＡＭ１２
に対してデータの読み出し、あるいは書込を行ない制御
・演算処理を行ない更に前記Ｄ／Ｋィンタフェーズ９を
経てデータを表示器３に表示させ、あるいはプリントィ
ンタフェーズ１３を経てプリンター１４でデータを印字
させるようになっている。ＰＴＵ１５は電源トランス、
整流及び定電圧化回路、リモートパワーコントロール回
路等から構成されており、ＰＴＵ１５からのＡＣこ次電
源をＣＰＵＩＯ‘こ送電し、氏１やＩＣに供給する電源
をさらに整流及び定電圧化する。そしてこのようにして
作られたＤＣ電源やＤＣ定電圧電源はＣＰＵＩＯのＰＣ
板やＤＶのＰＣ板上のすべてのりＩ及びＩＣ又プリンタ
ーのマグネットや表示管に供給される。又ＰＴＵ１５の
ＡＣの一次側入力電源の片方のラインは、直接プリンタ
ー１４のモータ及びジャーナル巻取りモータへと接続さ
れている。更にＰＴＵ１５のリモートパワーコントロー
ル回路（以下ＲＰＣと称す）１６はＣＰＵＩＯからの制
御のための命令（以下ィンストラクションと称す）がイ
ンプットアウトプットボート（以下１／０ボートと称す
）２２に送り込まれ１／０ボート２２から出力信号とし
て印加されることによりリレー素子（以下ＳＳＲと称す
）２１が作動し、各ターミナルへ並列に接続されている
パワーケーブル２３を介してサテライトターミナルｌｂ
，ｌｃの電源１５ｂ，１５ｃ・・・・・・を制御する。
更に第３図にもとづいてＰＴＵ１５のＲＰＣ１６の回路
構成を説明する。ＡＣコンセント１ ７より入力した電
力は電源スイッチ５を投入することにより電源１８のト
ランスの−次側に入力し、二次側から取り出される電源
の中Ｖ，１８ａなる電源はＣＰＵＩＯのロジック回路及
び各種負荷等１９に送電されその一部はフオートカプラ
２０１こも送られる。同じ二次側から取り出されるＶＰ
（十）１８ｂ及びＶＰ（‐）１８ｃなる電源は他の電源
と絶縁された独立タップを有しＶＰ（十）１８ｂＳＳＲ
２１と称される機械的リレー機構によらず固体の性質を
利用してリレー機能を行なう固体化リレーの入力端子２
１ｈに入力される。一方ＶＰ（‐）１８ｃはフオトカプ
ラ２０の様子２０ｃに入力する。一方ＳＳＲ２１の出力
端子２１ｊ，２１ｋは電源スイッチ５の両端子１７ｊ，
１７ｋと夫々結ばれ、ＳＳＲ２１のりレースィッチング
２１１と電源スイッチ５とは並列の状態になっている。
次に１／０ボート２２はプログラム制御命令によりセッ
ト、リセットが行なわれ、セットするとその出力はフオ
ートカプラ２０の端子２０ｂに入力する。
３、ドロアー４を備え、プリンター１４が内蔵されその
しシート取出口６が設けられている。なおＣＰＵ１０、
記憶装置ＲＯＭＩＩ及びＲＡＭ１２等は本鯵体に内蔵さ
れている。電源スイッチ５は右側下部に設けられ、電源
部（以下ＰＴＵと称す）１５は電源トランス、電源ノイ
ズフィルター、平滑用コンデンサ及びリモートパワーコ
ントロール回路等から構成されドロワー４の後部に組込
まれている。キーボード２には、置数キー２ａ、部門キ
ー２ｂ、取り引き別キー２ｃ、取扱者を明確にするロッ
クタイプの責任者キー７、及び日、ロック、登録、点検
、精算、設定のポジションをもち、そのポジションに応
じて本夕ーミナルの業務実行のモードが決定されるロッ
クタイプのコントロールキー８が設けられている。第２
図は、このターミナルの構成を示すブロック図で、キー
ボード２のキー操作による入力信号は、デスプレイキー
ボードインタフェーズ（以下Ｄ／Ｋィンタフェーズと略
す）９を通じてコード化され、キーデータとしてＣＰＵ
ＩＯに取り込まれ、ＣＰＵＩＯはそのキーデータに応じ
て、プログラムが格納されている記憶装置ＲＯＭＩＩの
命令を解読して、データを記憶する記憶装置ＲＡＭ１２
に対してデータの読み出し、あるいは書込を行ない制御
・演算処理を行ない更に前記Ｄ／Ｋィンタフェーズ９を
経てデータを表示器３に表示させ、あるいはプリントィ
ンタフェーズ１３を経てプリンター１４でデータを印字
させるようになっている。ＰＴＵ１５は電源トランス、
整流及び定電圧化回路、リモートパワーコントロール回
路等から構成されており、ＰＴＵ１５からのＡＣこ次電
源をＣＰＵＩＯ‘こ送電し、氏１やＩＣに供給する電源
をさらに整流及び定電圧化する。そしてこのようにして
作られたＤＣ電源やＤＣ定電圧電源はＣＰＵＩＯのＰＣ
板やＤＶのＰＣ板上のすべてのりＩ及びＩＣ又プリンタ
ーのマグネットや表示管に供給される。又ＰＴＵ１５の
ＡＣの一次側入力電源の片方のラインは、直接プリンタ
ー１４のモータ及びジャーナル巻取りモータへと接続さ
れている。更にＰＴＵ１５のリモートパワーコントロー
ル回路（以下ＲＰＣと称す）１６はＣＰＵＩＯからの制
御のための命令（以下ィンストラクションと称す）がイ
ンプットアウトプットボート（以下１／０ボートと称す
）２２に送り込まれ１／０ボート２２から出力信号とし
て印加されることによりリレー素子（以下ＳＳＲと称す
）２１が作動し、各ターミナルへ並列に接続されている
パワーケーブル２３を介してサテライトターミナルｌｂ
，ｌｃの電源１５ｂ，１５ｃ・・・・・・を制御する。
更に第３図にもとづいてＰＴＵ１５のＲＰＣ１６の回路
構成を説明する。ＡＣコンセント１ ７より入力した電
力は電源スイッチ５を投入することにより電源１８のト
ランスの−次側に入力し、二次側から取り出される電源
の中Ｖ，１８ａなる電源はＣＰＵＩＯのロジック回路及
び各種負荷等１９に送電されその一部はフオートカプラ
２０１こも送られる。同じ二次側から取り出されるＶＰ
（十）１８ｂ及びＶＰ（‐）１８ｃなる電源は他の電源
と絶縁された独立タップを有しＶＰ（十）１８ｂＳＳＲ
２１と称される機械的リレー機構によらず固体の性質を
利用してリレー機能を行なう固体化リレーの入力端子２
１ｈに入力される。一方ＶＰ（‐）１８ｃはフオトカプ
ラ２０の様子２０ｃに入力する。一方ＳＳＲ２１の出力
端子２１ｊ，２１ｋは電源スイッチ５の両端子１７ｊ，
１７ｋと夫々結ばれ、ＳＳＲ２１のりレースィッチング
２１１と電源スイッチ５とは並列の状態になっている。
次に１／０ボート２２はプログラム制御命令によりセッ
ト、リセットが行なわれ、セットするとその出力はフオ
ートカプラ２０の端子２０ｂに入力する。
フオートカプラ２０の他方の端子２０ａには電源Ｖ，１
８ａが入力しているのでフオートカプラ２０は○Ｎし、
電源ＶＰ（−）１８ｃの出力端子２０ｄからＳＳＲ２１
の端子２１ｂへ入力させＳＳＲ２１をコンタクトさせり
レースィツチング２１１が行なわれる。同時にＶＰ（十
）１８ｂとＶＰ（‐）１８ｃの電源はパワーケーブル２
３を介し並列に接続する全サテライトターミナルｌｂ，
ｌｃ，ｌｄ・・・…夫々のＳＳＲ２１ｂ，２１ｃ，２１
ｄ・・．・・・に送電され、リレースイッチング２１１
をＯＮさせる。これにより全ターミナルｌａ，ｌｂ，ｌ
ｃ…・・・の電源がＯＮとなる。更に第４図に従って全
ターミナルｌａ，ｌｂ・・・・・・のＲＰＣ１６ａ，１
６ｂ・・・・・・が設けられている。ＳＳＲ２１の回路
を説明する。前述のようにＳＳＲ２１は固体化リレーと
称せられ機械的リレー構成によらず、固体の性質を利用
してリレー機能を行なう即ち入力端子２１ｈにＶＰ（十
）及び入力端子２１ｉにＶＰ（‐）が印加されると発光
素子２４が発光し、その光信号が向い合った受光素子２
５に受光され、これにより雲ボルトスイッチング２６を
作動させ、更にツインＳＣＲ２７をリレー的に機能させ
、端子２１ｊに入力した電源を端子２１ｈから出力させ
る。ツインＳＣＲ２７には高い誘導性負荷にもできるよ
うに電源ラインのスパイク電圧を受け付けないスパナ‐
回路２８が内蔵されている。ＳＳＲ２１は無接点である
ので耐振動性、耐衝撃性は非常に高く、応答速度も速い
、更に、熱放散シスムを内蔵し高性能のＩＪレー素子と
して構成されている。第５図は、６台で１群をなすター
ミナルｌａ’ｌｂ，．．，．．ｌ ｆのＲＰＣ１ ６ａ
，１ ６ｂ・・・・・・１ ６ｆを並列に接続した構成
の例を示したものである。
８ａが入力しているのでフオートカプラ２０は○Ｎし、
電源ＶＰ（−）１８ｃの出力端子２０ｄからＳＳＲ２１
の端子２１ｂへ入力させＳＳＲ２１をコンタクトさせり
レースィツチング２１１が行なわれる。同時にＶＰ（十
）１８ｂとＶＰ（‐）１８ｃの電源はパワーケーブル２
３を介し並列に接続する全サテライトターミナルｌｂ，
ｌｃ，ｌｄ・・・…夫々のＳＳＲ２１ｂ，２１ｃ，２１
ｄ・・．・・・に送電され、リレースイッチング２１１
をＯＮさせる。これにより全ターミナルｌａ，ｌｂ，ｌ
ｃ…・・・の電源がＯＮとなる。更に第４図に従って全
ターミナルｌａ，ｌｂ・・・・・・のＲＰＣ１６ａ，１
６ｂ・・・・・・が設けられている。ＳＳＲ２１の回路
を説明する。前述のようにＳＳＲ２１は固体化リレーと
称せられ機械的リレー構成によらず、固体の性質を利用
してリレー機能を行なう即ち入力端子２１ｈにＶＰ（十
）及び入力端子２１ｉにＶＰ（‐）が印加されると発光
素子２４が発光し、その光信号が向い合った受光素子２
５に受光され、これにより雲ボルトスイッチング２６を
作動させ、更にツインＳＣＲ２７をリレー的に機能させ
、端子２１ｊに入力した電源を端子２１ｈから出力させ
る。ツインＳＣＲ２７には高い誘導性負荷にもできるよ
うに電源ラインのスパイク電圧を受け付けないスパナ‐
回路２８が内蔵されている。ＳＳＲ２１は無接点である
ので耐振動性、耐衝撃性は非常に高く、応答速度も速い
、更に、熱放散シスムを内蔵し高性能のＩＪレー素子と
して構成されている。第５図は、６台で１群をなすター
ミナルｌａ’ｌｂ，．．，．．ｌ ｆのＲＰＣ１ ６ａ
，１ ６ｂ・・・・・・１ ６ｆを並列に接続した構成
の例を示したものである。
こ発明は以上のような構成に係るから次の如き手段方法
によりリモートパワーコントロールの機能を満足ならし
めることが可能となる。即ち例えば、いずれかのターミ
ナルｌａをマスターターミナルに指定したとする、ター
ミナルｌａの記憶装置ＲＡＭ１ ２にマスタフラグ１
２ａを記憶させる。この設定は第１図及び第２図に示し
たキーポード２のコントロールキー８を「設定」８ａの
ポジションにセットしてＲＡＭ１２のメモリエリアにマ
スタフラグ１２ａをメモリ‐しておく手続を実施するこ
とにより初期設定が完了される。次に電源スイッチ５を
ＯＮＩこすると第６図のプログラムに示す手段に従って
まずＣＰＵＩＯはＲＡＭ１２のマスタフラグ１２ａを読
み出し、本夕ーミナルがマスターと宣言されているか否
かを判断する、本夕ーミナルはマスターに宣言されてい
るので特定されたＰＲＣ１６の１／０ボート２２にセッ
トしてもよろしいことになる。他のマスターターミナル
に指定されていない則ちサテライトターミナルになるタ
ーミナルでは否のルート２４を通ることになる。更にＲ
ＰＣ１６の１／０ボート２２にＳＳＲ２１を駆動させる
制御命令を送るため、第７図のプログラムに示す手段を
実行する。まずＣＰＵＩ Ｏが作動しているとき（以下
ＲＵＮと称す）一定の周期（以下ＴＩＭ旧Ｒを称す）で
割り込みをかけ（以下ＩＮＴと称す）で命令の発令をな
さしめて、ＩＮＴフラグになった時に命令が１／０ボー
ト２２に入力しセット状態となし、その出力が次段のフ
オートカプラ２０五こ入力し、フオートカプラ２０がＯ
Ｎとなると電源ＶＰＨ１８ｃがＳＳＲ２１の入力端子２
１ｂに入力するのでＳＳＲ２１はスイッチングすること
になる。前記ＩＮＴフラグが行なわれない場合は１／０
ボート２２はリセット２５則ちＯＦＦの状態を保つてい
る。ＳＳＲ２１がスイッチングすると同時に並列に接続
されている全サテライトターミナルｌｂ，ｌｃ……ｌｆ
夫々のＳＳＲ２１ｂ，２１ｃ・・・・・・２１ｆに、パ
ワーケーブル２３を通って電圧ＶＰ（十）１８ｂ及びＶ
Ｐ（−）１８ｃが印加され、リレーがＯＮに作動し全サ
テライトターミナルｌｂ，ｌｃ・…・・ｌｆは一斉に起
動されることになる。なお全サテライトターミナルｌｂ
，ｌｃ・・・・・・ｌｆの作動を停止させる場合は、マ
スターターミナルｌａの１／０ボート２２にリセットの
制御命令を与えることによりフオートカプラ２０がＯＦ
ＦとなりＳＳＲ２１の入力端子２１ｉに入力されていた
電源ＶＰ（‐）１８ｃがカットされるにとによって全サ
テライトターミナルｌｂ’ｌｃ…，．．ｌｆのＳＳＲ２
１ｂ，２１ｃ…・・・２１ｆのリレースイッチ２１ １
がＯＦＦとなり一斉に電源が切断される。なおマスター
ターミナルｌａに於てはＳＳＲ２１のリレー２１ １が
ＯＦＦとなっても電源スイッチ５が投入されているので
、ＣＰＵＩＯの作動には影響を与えず最後に電源スイッ
チ５を断にしてマスターターミナルｌａの作動が停止す
ることになる。この発明は前述せる如くであるから、複
数台のターミナルを１群となし、その中からマスタータ
ーミナルを定め他の全サテライトターミナルを把握し、
その起動、停止を一斉に行使しうる機能を具備すること
ができた。
によりリモートパワーコントロールの機能を満足ならし
めることが可能となる。即ち例えば、いずれかのターミ
ナルｌａをマスターターミナルに指定したとする、ター
ミナルｌａの記憶装置ＲＡＭ１ ２にマスタフラグ１
２ａを記憶させる。この設定は第１図及び第２図に示し
たキーポード２のコントロールキー８を「設定」８ａの
ポジションにセットしてＲＡＭ１２のメモリエリアにマ
スタフラグ１２ａをメモリ‐しておく手続を実施するこ
とにより初期設定が完了される。次に電源スイッチ５を
ＯＮＩこすると第６図のプログラムに示す手段に従って
まずＣＰＵＩＯはＲＡＭ１２のマスタフラグ１２ａを読
み出し、本夕ーミナルがマスターと宣言されているか否
かを判断する、本夕ーミナルはマスターに宣言されてい
るので特定されたＰＲＣ１６の１／０ボート２２にセッ
トしてもよろしいことになる。他のマスターターミナル
に指定されていない則ちサテライトターミナルになるタ
ーミナルでは否のルート２４を通ることになる。更にＲ
ＰＣ１６の１／０ボート２２にＳＳＲ２１を駆動させる
制御命令を送るため、第７図のプログラムに示す手段を
実行する。まずＣＰＵＩ Ｏが作動しているとき（以下
ＲＵＮと称す）一定の周期（以下ＴＩＭ旧Ｒを称す）で
割り込みをかけ（以下ＩＮＴと称す）で命令の発令をな
さしめて、ＩＮＴフラグになった時に命令が１／０ボー
ト２２に入力しセット状態となし、その出力が次段のフ
オートカプラ２０五こ入力し、フオートカプラ２０がＯ
Ｎとなると電源ＶＰＨ１８ｃがＳＳＲ２１の入力端子２
１ｂに入力するのでＳＳＲ２１はスイッチングすること
になる。前記ＩＮＴフラグが行なわれない場合は１／０
ボート２２はリセット２５則ちＯＦＦの状態を保つてい
る。ＳＳＲ２１がスイッチングすると同時に並列に接続
されている全サテライトターミナルｌｂ，ｌｃ……ｌｆ
夫々のＳＳＲ２１ｂ，２１ｃ・・・・・・２１ｆに、パ
ワーケーブル２３を通って電圧ＶＰ（十）１８ｂ及びＶ
Ｐ（−）１８ｃが印加され、リレーがＯＮに作動し全サ
テライトターミナルｌｂ，ｌｃ・…・・ｌｆは一斉に起
動されることになる。なお全サテライトターミナルｌｂ
，ｌｃ・・・・・・ｌｆの作動を停止させる場合は、マ
スターターミナルｌａの１／０ボート２２にリセットの
制御命令を与えることによりフオートカプラ２０がＯＦ
ＦとなりＳＳＲ２１の入力端子２１ｉに入力されていた
電源ＶＰ（‐）１８ｃがカットされるにとによって全サ
テライトターミナルｌｂ’ｌｃ…，．．ｌｆのＳＳＲ２
１ｂ，２１ｃ…・・・２１ｆのリレースイッチ２１ １
がＯＦＦとなり一斉に電源が切断される。なおマスター
ターミナルｌａに於てはＳＳＲ２１のリレー２１ １が
ＯＦＦとなっても電源スイッチ５が投入されているので
、ＣＰＵＩＯの作動には影響を与えず最後に電源スイッ
チ５を断にしてマスターターミナルｌａの作動が停止す
ることになる。この発明は前述せる如くであるから、複
数台のターミナルを１群となし、その中からマスタータ
ーミナルを定め他の全サテライトターミナルを把握し、
その起動、停止を一斉に行使しうる機能を具備すること
ができた。
これにより売場構成等必要に応じてマスターターミナル
の交替、新設も簡単実施することができ、また１台のタ
ーミナルが故陣ても他のターミナルに影響を与えること
もなく、更には電源コントロールによる消費電力の節約
も可能となし、終業後の電源切断状態のチェックを１台
１台について行なう手間が省ける等前述した従来の不具
合をことごとく解決しうる機能を有するものでる。更に
は、近年急速に進んでいるスーパ一等に於ける店頭管理
運営のシステム化に対応しうるもで、総合的な経営管理
に寄与し得る極めて有効なる機能を具備したりモートパ
ワーコントロール装置でる。
の交替、新設も簡単実施することができ、また１台のタ
ーミナルが故陣ても他のターミナルに影響を与えること
もなく、更には電源コントロールによる消費電力の節約
も可能となし、終業後の電源切断状態のチェックを１台
１台について行なう手間が省ける等前述した従来の不具
合をことごとく解決しうる機能を有するものでる。更に
は、近年急速に進んでいるスーパ一等に於ける店頭管理
運営のシステム化に対応しうるもで、総合的な経営管理
に寄与し得る極めて有効なる機能を具備したりモートパ
ワーコントロール装置でる。
第１図〜第７図はこの発明の１実施例を示すもので、第
１図はターミナルの斜視図、第２図はブロック図、第３
図ＲＰＣの回路図、第４図はＳＳＲの回路図、第５図は
ターミナル群の結合構成図、第６図及び第７図はプログ
ラムフローチャート、第８図は従来のターミナル群の構
成図である。 符号説明、１，ｌａ，ｌｂ，ｌｃ，ｌｄ，ｌｅ，ｌｆ…
…ターミナル、２……キーボード、２ａ・・・・・・暦
数キー、２ｂ・…・・部門キー、２ｃ・・・・・・取引
き別キー、３・・・・・・表示器、４……ドロアー、５
・…・・電源スイッチ、６・・・・・・しシート取出口
、７・・・・・・責任者キー、８…・・・コントロール
キー、９・・・・・・Ｄ／Ｋィンタフェーズ、８ａ・・
・・・・「設定」、１０．．．・．・ＣＰＵ、１ １．
．．．．．ＲＯＭ、１ ２・．．・・・ＲＡＭ、１ ２
ａ……マスタフラグ、１３……プリントインタフエーズ
、１ ４……プリンター、１ ５……ＰＴＵ、１６，１
６ａ，１ ６ｂ，１ ６ｃ…・・・ＲＰＣ、１ ７・・
・…ＡＣコンセント、１８・・・・・・電源、１７ｊ，
１７ｋ・・・・・・端子、１８ａ・・・・・・Ｖ，、１
８ｂ・・・・・・ＶＰ（十）、１８ｃ……ＶＰ（−）、
１９……ロジック負荷、２０……フオートカプラ、２１
，２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ ｆ
．・…．ＳＳＲ、２０ａ，２０ｂ・・・・・・端子、２
１ｈ，２１ｉ・・・・・・入力端子、２１ｊ，２１ｋ…
・・・出力端子、２１ １・・・…リレースイッチング
、２２……１／０ボート、２３・・・・・・パワーケー
ブル、２４・・・・・，発光素子、２５・・・…受光素
子、２６……零ボルトスイッチング、２７・・・・・・
ツインＳＣＲ、２８・・・・・・スパナ一、２９……ル
ート、３０……１／０ボートリセット。第４図 第１図 第２図 第３図 第５図 第６図 第７図 第８図
１図はターミナルの斜視図、第２図はブロック図、第３
図ＲＰＣの回路図、第４図はＳＳＲの回路図、第５図は
ターミナル群の結合構成図、第６図及び第７図はプログ
ラムフローチャート、第８図は従来のターミナル群の構
成図である。 符号説明、１，ｌａ，ｌｂ，ｌｃ，ｌｄ，ｌｅ，ｌｆ…
…ターミナル、２……キーボード、２ａ・・・・・・暦
数キー、２ｂ・…・・部門キー、２ｃ・・・・・・取引
き別キー、３・・・・・・表示器、４……ドロアー、５
・…・・電源スイッチ、６・・・・・・しシート取出口
、７・・・・・・責任者キー、８…・・・コントロール
キー、９・・・・・・Ｄ／Ｋィンタフェーズ、８ａ・・
・・・・「設定」、１０．．．・．・ＣＰＵ、１ １．
．．．．．ＲＯＭ、１ ２・．．・・・ＲＡＭ、１ ２
ａ……マスタフラグ、１３……プリントインタフエーズ
、１ ４……プリンター、１ ５……ＰＴＵ、１６，１
６ａ，１ ６ｂ，１ ６ｃ…・・・ＲＰＣ、１ ７・・
・…ＡＣコンセント、１８・・・・・・電源、１７ｊ，
１７ｋ・・・・・・端子、１８ａ・・・・・・Ｖ，、１
８ｂ・・・・・・ＶＰ（十）、１８ｃ……ＶＰ（−）、
１９……ロジック負荷、２０……フオートカプラ、２１
，２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ ｆ
．・…．ＳＳＲ、２０ａ，２０ｂ・・・・・・端子、２
１ｈ，２１ｉ・・・・・・入力端子、２１ｊ，２１ｋ…
・・・出力端子、２１ １・・・…リレースイッチング
、２２……１／０ボート、２３・・・・・・パワーケー
ブル、２４・・・・・，発光素子、２５・・・…受光素
子、２６……零ボルトスイッチング、２７・・・・・・
ツインＳＣＲ、２８・・・・・・スパナ一、２９……ル
ート、３０……１／０ボートリセット。第４図 第１図 第２図 第３図 第５図 第６図 第７図 第８図
Claims (1)
- 【特許請求の範囲】 １ 複数台のターミナルを結合した構成に於て、いずれ
かのターミナルをマスターターミナルに選び所定の設定
、操作によってそのマスタフラグを記憶する手段と、電
源投入に応じてターミナルが前記マスターフラグの記憶
の有無を判断しフラグありの場合は特定の信号を出す手
段と、この判断手段の出力により他の全てのターミナル
電源を制御する手段と備えたことを特徴とするリモート
パワーコントロール装置。 ２ 各ターミナルのマスターフラグ記憶手段はそのター
ミナルの電源スイツチの投入後キーボード等からの指令
信号により特定のメモリ内にマスターフラグを設定記憶
させるようにしたことを特徴とする特許請求の範囲第１
項記載のリモートパワーコントロール装置。 ３ 各ターミナルの判断手段は、そのターミナルの電源
スイツチの投入に応じて記憶手段の記憶内容を読み出し
、それがマスタフラグであった場合は、特定のＩ／Ｏポ
ートに出力信号を与えるようにしたことを特徴とする特
許請求の範囲第１項記載のリモートパワーコントロール
装置。 ４ 各ターミナルの電源制御手段は、判断手段の出力に
より、Ｉ／Ｏポートからの出力がフオートカプラに入力
されることにより電源が全ターミナルと並列に接続する
パワーケーブルを介して全ターミナル夫々のリレー素子
に供給されるようにしたことと、リレー素子のリレー出
力は電源スイツチと並列に接続されていることを特徴と
する特許請求の範囲第１項記載のリモートパワーコント
ロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54150039A JPS607284B2 (ja) | 1979-11-21 | 1979-11-21 | リモ−トパワ−コントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54150039A JPS607284B2 (ja) | 1979-11-21 | 1979-11-21 | リモ−トパワ−コントロ−ル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56149619A JPS56149619A (en) | 1981-11-19 |
| JPS607284B2 true JPS607284B2 (ja) | 1985-02-23 |
Family
ID=15488158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54150039A Expired JPS607284B2 (ja) | 1979-11-21 | 1979-11-21 | リモ−トパワ−コントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607284B2 (ja) |
-
1979
- 1979-11-21 JP JP54150039A patent/JPS607284B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56149619A (en) | 1981-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607284B2 (ja) | リモ−トパワ−コントロ−ル装置 | |
| US5555167A (en) | Power supply apparatus with a power-saving function | |
| JP2001014017A (ja) | Ｎｃ工作機械用プログラム制御装置 | |
| JPH08254922A (ja) | 画像形成装置 | |
| JPH0566862A (ja) | 電源投入方法 | |
| JP3387668B2 (ja) | コンピュータの周辺機器装置 | |
| JPH02106138A (ja) | ターミナルプリンタ | |
| JPH04353887A (ja) | プリンタ装置 | |
| JPS62187331U (ja) | ||
| JPH0549264A (ja) | シーケンス処理機能付インバータ装置 | |
| JPH06150154A (ja) | 電子レジスタ | |
| JPH06166241A (ja) | エミュレーション表示機構 | |
| JP2516347B2 (ja) | ワ―ドプロセッサ―の制御方法 | |
| JPH113150A (ja) | 情報処理装置 | |
| JPS6013248Y2 (ja) | 自動電源断回路 | |
| JPS59172025A (ja) | 自動電源投入方式 | |
| JPH05162421A (ja) | プリンタ | |
| JPS61143169A (ja) | プリンタの操作パネル回路 | |
| JP4014769B2 (ja) | プリンタ用電流供給遮断装置 | |
| JPH11219275A (ja) | プリンタシステム | |
| JP2001112289A (ja) | インバータ装置及びモータ駆動装置 | |
| JPH0221769A (ja) | ファクシミリ装置 | |
| JPH0754535B2 (ja) | Ｐｏｓ端末機 | |
| JPH0249335U (ja) | ||
| JPH0346018A (ja) | プリンタ装置 |