JPS6057923A - 化合物半導体結晶の均質化方法 - Google Patents

化合物半導体結晶の均質化方法

Info

Publication number
JPS6057923A
JPS6057923A JP58165155A JP16515583A JPS6057923A JP S6057923 A JPS6057923 A JP S6057923A JP 58165155 A JP58165155 A JP 58165155A JP 16515583 A JP16515583 A JP 16515583A JP S6057923 A JPS6057923 A JP S6057923A
Authority
JP
Japan
Prior art keywords
crystal
heat treatment
compound semiconductor
temperature
substrate crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58165155A
Other languages
English (en)
Inventor
Shintaro Miyazawa
宮澤　信太郎
Shigeo Murai
重夫 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Sumitomo Electric Industries Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Sumitomo Electric Industries Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58165155A priority Critical patent/JPS6057923A/ja
Priority to US06/645,350 priority patent/US4595423A/en
Priority to DE8484306036T priority patent/DE3478977D1/de
Priority to EP84306036A priority patent/EP0139435B1/en
Publication of JPS6057923A publication Critical patent/JPS6057923A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えばガリウムひ素集積回路に用いる半絶縁
性ガリウムひ素基板結晶に代表される化合物半導体結晶
の結晶品質を向上させる方法に関するものである。
（従来技術） ガリウムひ素集積回路に用いられる半絶縁性基板結晶の
中でも、溶融引上げ法（ＩＦｊＣりにより育成された結
晶は、結晶学的方位（１００）面内で、結晶欠陥である
転位の密度が一般に２〜３　Ｘ　ｘｏ’ｃｒｎ−２から
５　Ｘ　１ｏＩｃｒＩＴ−”　の範囲にわたって不均一
に分布している。この転位密度の分布がガリウムひ素の
電界効果トランジスタの特性、特にスイッチングのオン
・オフを決めるしきい値電圧Ｖｔｈの不均一性と相関を
もつことが最近解ってきている（例えば宮澤：応用物理
第５２巻、第３号（１９８３年）２２７ページ）。この
為に、結晶成長時の温度条件の改善などで、できるだけ
転位密度分布を均一にする試み、あるいは転位密度の低
減化の試みがなされているものの、未だ均一化は充分実
現されていない。
更に、Ｌｚａ結晶には数１００ミクロン径のセル状転位
網の存在があり、この転位網セル壁周辺は、他の領域と
異った結晶品質であ乙ことがカソードルミネツセンスに
よシ報告されておシ（例えば、Ｃｈｉｎ他；　Ｊ、　Ｋ
’ｌｅｃｔｒｏａｈｅｍ、　ＳＯｃ、　、　Ｖｎｌ、１
２９．ｆｉｌＯ（１９８２）　２３８６−２３８８　）
、この転位網の存在もトランジスタ特性の不均一性を惹
起する要因の一つとなっている。しかしながら、この転
位網は結晶成長時に導入、形成されたもので、これを無
くすことは難かしい。
以上述べたように、　１１１ｉ０結晶中の転位配列の形
態がトランジスタの動特性に影智を及はし、ウェハ上の
集積回路実現を阻害するものとしてその改善が望まれる
が、これまでに均質化の手法については報告がない。
（発明の目的） 本発明は上記の欠点を改善するために提案されたもので
、化合物半導体結晶の均質性向上をはかることを目的と
するものである。
（発明の構成） 上記の目的を達成するため、本発明は化合物半導体よル
なる結晶基板の表面及び裏面に１保護被膜を形成する工
程と、ついで不活性雰囲気中において、前記の基板にイ
オン注入後活性化を行うための温度もしくはそれ以上の
温度で熱処理を行う工程と、熱処理工程後、前記の保護
被膜を除去する工程とを含むことを特徴とする化合物半
導体結晶の均質化方法を発明の要旨とするものである。
次に本発明の実施例を添附図面について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいけ改良を行いうることは云
うまでもない。
第１図は、本発明による半導体結晶の均質化工程を示し
たもので、図において基板結晶１の表裏Ｋ　５１Ｎ（窒
化シリコン）膜２をつけ（（ｔ））Ｂ［Ｉ照）、次いで
不活性雰囲気の電気炉内にて熱処理を行い、その後Ｓｉ
Ｎ膜２を除去し〔（Ｃ）図参照〕、結晶表面３の研磨を
行う〔（ｄ）図参照〕。ここで、ＥｌｉＮＪＩｉｊ２は
熱処理時に基板結晶１の表面からのＡｓの揮発・離散を
防ぐ為に用いるもので、抑制効果かある他の材質、例え
ばＳｉｎ、　、　ＥｌｅＮなどでもよく、本発明を制約
するものではない。
熱処理の条件は、以下の実施例によシ説明する。
熱処理温度はｓｏｏ’ａ、熱処理時間は６〜２４時間と
した。熱処理後、前記の（ａ）迄の工程を施した後にカ
ソードルミネツ七ンス観察により均質性向上を確認した
。第２図（ａ）　−（ｂ）　＋　（ｃ）は、波長約８６
００オングストロームのルミネッセンスを結晶表面に沿
って走査したルミネッセンス強度分布であり、（Ａ）は
熱処理を施こさない結晶、（Ｂ）は９時間熱処理した結
晶、（Ｃ）は１５時間熱処理した結晶の場合である。無
処理の場合にみられるルミネッセンス強度の局所的増加
（図中の矢印で示す）は、前述した転位網セル境界に対
応し、いわゆるデヌーデッド域（ｄｅｎｕｄｅｄ　１ｏ
ｎａ　）である。この不均一な強度分布は、９時間の熱
処理で少し減少し、さらに１５時間の熱処理後はほとん
どみられず、均一性向上が図られていることが判る。
この実施例では、熱処理温度をＳＯＯｏＣとしたが、こ
れは集積回路形成の為にイオン注入を行う際、注入イオ
ンの活性化の為の熱処理は通常ｓ　ｏ　ｏ’ｏであるか
ら、この温度に一致させた。従って、熱処理温度は少な
くとも活性化熱処理温度より高いことが望ましく、また
高い温度はど熱処理時間が短（５） 時間でよいことは容易に推測できる。ちなみに、８５０
″′Ｃでの熱処理では約１０時間の熱処理温度で前述の
ＭＪＡＮ的なルミネッセンス強度は認められなかった。
以上のように熱処理時間は熱処理温度にもよるもので、
本発明はイオン注入後の活性化アニール温度以上で行う
熱処理を行うことを特徴とするもので、時間・温度を規
定しない。
また第１図における工程（ａ）は、高温・長時間の熱処
理によシ結晶表面から僅かではあるがＡ８が解離するこ
とが危惧される。その為に結晶表面の結晶の電気的特性
は劣化することから、少なくとも厚さｌＯμｍ以上取シ
去ることが不可欠である。熱処理後、ＳｉＮ膜を除去し
た後に二端子法で謂ゆるリーク電流を測定すると、熱処
理前には１〜４μＡであったものがｌＯμＡ以上となっ
てｂｆｃが、表面研磨を繰返し測定すると、約１０μｍ
はどでリーク電流は数μＡになジ、半絶縁性も確保され
ている事が確認された。
以上の実施例では、ＳｉＮ膜を結晶保護膜として用いた
が、保護膜を用いないでも、例えばＢ、０３の（６） ようなガラスの中で熱処理を行ってもよく、丑だＡｌ３
ｙ囲気下で行ってもよい。要はイオン注入活性化熱処理
温度より高い温度で熱処理することが本発明の主旨であ
シ、その効果は説明１〜た通りである。また、熱処理の
為の方法、装置についても本発明の主旨、新規性を制約
するものではない。また、化合物半導体結晶としてガリ
ウムひ素を例に説明したが、例えば同じ化合物半導体結
晶のガリウム・リン、インジウム・リン、インジウム・
ひ素、などでも同様に均質化が図ｔすることは容易に類
推でき、従ってこれらに対しても本発明を適用すること
ができる。
（発明の効果） 叙上のように、本発明によれば結晶をイオン注入工程に
入る前に熱処理を行うのみで容易に基鈑結晶の均質性向
上を図ることができるので、集積回路用基板としてよシ
均質な結晶を提供することができる効果を有するもので
ある。
【図面の簡単な説明】
第１図は本発明の均質化工程図、第２図は本発明を実施
した結晶のカソードルミネッセンス強度分布を示す。 １・・・基板結晶、２・・・ＳｉＮ、３・・・表面特許
出願人 第 第１図 （ｃ）　口　１ １ｎｑ 手続補正−１旧 昭ｆｉｌ　５８（ｔ：　１　’Ｉ月１１［１昭和５８年
　特　許　願　第１６５１５Ｆ５＠２、発明の名称 化合物半導体結晶の均質化プノ法 ３、補正を（る者 事件との関係　特許出願人 名　称　（４２’１Ｆ１本電信電話公？１４、代　理　
人　〒１６０ 住　所　東京都新宿区西新宿７丁目５番１０号第２ミゾ
タビルディング７階 ６、補正の内容

Claims (2)

    【特許請求の範囲】
  1. （１）化合物半導体よシなる結晶基板の表面及び裏面に
    、保護被膜を形成する工程と、ついで不活性雰囲気中に
    おいて、前記の基板にイオン注入後活性化を行うための
    温度吃しくはそれ以上の温度で熱処理を行う工程と、熱
    処理工ｆ＋！後、前記の保ｄｅ被膜を除去する工程とを
    含むことを特徴とする化合物半導体結晶の均質化方法。
  2. （２）保護被膜の除去後、表面を少くとも厚さＩＯμｍ
    以上表面研磨を行うことを特徴とする特許請求の範囲第
    １項記載の化合物半導体結晶の均質化方法。
JP58165155A 1983-09-09 1983-09-09 化合物半導体結晶の均質化方法 Pending JPS6057923A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58165155A JPS6057923A (ja) 1983-09-09 1983-09-09 化合物半導体結晶の均質化方法
US06/645,350 US4595423A (en) 1983-09-09 1984-08-29 Method of homogenizing a compound semiconductor crystal prior to implantation
DE8484306036T DE3478977D1 (en) 1983-09-09 1984-09-04 Improving compound semiconductor crystal by heat treatment and crystals improved thereby
EP84306036A EP0139435B1 (en) 1983-09-09 1984-09-04 Improving compound semiconductor crystal by heat treatment and crystals improved thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58165155A JPS6057923A (ja) 1983-09-09 1983-09-09 化合物半導体結晶の均質化方法

Publications (1)

Publication Number Publication Date
JPS6057923A true JPS6057923A (ja) 1985-04-03

Family

ID=15806913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58165155A Pending JPS6057923A (ja) 1983-09-09 1983-09-09 化合物半導体結晶の均質化方法

Country Status (4)

Country Link
US (1) US4595423A (ja)
EP (1) EP0139435B1 (ja)
JP (1) JPS6057923A (ja)
DE (1) DE3478977D1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750692B2 (ja) * 1984-09-06 1995-05-31 日本電気株式会社 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の熱処理方法
JPS61199641A (ja) * 1985-02-28 1986-09-04 Oki Electric Ind Co Ltd 化合物半導体素子の製造方法
EP0216285B1 (en) * 1985-09-20 1992-05-13 Sumitomo Electric Industries, Ltd. Method of annealing a compound semiconductor substrate
KR880009419A (ko) * 1987-01-26 1988-09-15 이찌하라 시로 반도체소자의 제조방법 및 그 방법에 의해 제조된 반도체 소자
US4882235A (en) * 1988-03-02 1989-11-21 Raytheon Company Liquid crystal cell window
US5093284A (en) * 1988-05-27 1992-03-03 Hitachi Chemical Company, Ltd. Process for homogenizing compound semiconductor single crystal in properties

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166025A (en) * 1981-04-06 1982-10-13 Matsushita Electric Ind Co Ltd Heat treatment method for compound semiconductor device
JPS59178721A (ja) * 1983-03-29 1984-10-11 Fujitsu Ltd 化合物半導体基板の処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890169A (en) * 1973-03-26 1975-06-17 Bell Telephone Labor Inc Method of forming stable native oxide on gallium arsenide based compound semiconductors by combined drying and annealing
DE2214224C3 (de) * 1972-03-23 1978-05-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Bildung von pn-Übergängen in III-V-Halbleiter-Einkristallen
US4174982A (en) * 1977-06-06 1979-11-20 Rockwell International Corporation Capless annealing compound semiconductors
JPS56637A (en) * 1979-06-15 1981-01-07 Nippon Soken Inc Knocking detecting unit for internal combustion engine
US4312681A (en) * 1980-04-23 1982-01-26 International Business Machines Corporation Annealing of ion implanted III-V compounds in the presence of another III-V
US4272882A (en) * 1980-05-08 1981-06-16 Rca Corporation Method of laying out an integrated circuit with specific alignment of the collector contact with the emitter region
US4421577A (en) * 1980-11-10 1983-12-20 The Board Of Trustees Of The Leland Stanford, Junior University Method for making Schottky barrier diodes with engineered heights
US4357180A (en) * 1981-01-26 1982-11-02 The United States Of America As Represented By The Secretary Of The Navy Annealing of ion-implanted GaAs and InP semiconductors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166025A (en) * 1981-04-06 1982-10-13 Matsushita Electric Ind Co Ltd Heat treatment method for compound semiconductor device
JPS59178721A (ja) * 1983-03-29 1984-10-11 Fujitsu Ltd 化合物半導体基板の処理方法

Also Published As

Publication number Publication date
DE3478977D1 (en) 1989-08-17
EP0139435A2 (en) 1985-05-02
US4595423A (en) 1986-06-17
EP0139435A3 (en) 1985-12-27
EP0139435B1 (en) 1989-07-12

Similar Documents

Publication Publication Date Title
US20070281172A1 (en) Semiconductor on insulator structure made using radiation annealing
MXPA01010112A (es) Deslizamiento de peliculas de un solo cristal, que utilizan implante de iones.
JPS6057923A (ja) 化合物半導体結晶の均質化方法
JPS62265717A (ja) ガリウムひ素集積回路用基板の熱処理方法
JPH02192500A (ja) 化合物半導体単結晶の製造方法
JPS6046022A (ja) イオン注入用基板の前処理方法
EP1347508A1 (en) Method of heat treatment of silicon wafer doped with boron
JP2906120B2 (ja) ＧａＡｓ基板の製造方法
JP2000100744A (ja) ＧａＡｓを基体とする半導体基板上の酸化物層を含む製品の作製方法
Djemel et al. Influence of thermal treatments on the electronic activity of dislocations in GaAs observed by cathodoluminescence
JPS60171300A (ja) 化合物半導体結晶の均質化方法
JPH023539B2 (ja)
JPS6142911A (ja) イオン注入による導電層形成方法
JPH023537B2 (ja)
JPH0361335B2 (ja)
JP2639470B2 (ja) ＧａＡｓ単結晶のウエハの製造方法
JPH0372617A (ja) 多結晶シリコン薄膜の特性改善方法
JP2545477B2 (ja) 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置
JPS62226900A (ja) 化合物半導体単結晶の製造方法
JPH0533527B2 (ja)
JPH08259396A (ja) ＧａＡｓ基板及びその製造方法
JP2673194B2 (ja) 化合物半導体単結晶の製造方法
JPS5856408A (ja) シリコン単結晶膜の成長方法
JPH0396223A (ja) Ｓｏｉ構造の形成方法
JPS59178721A (ja) 化合物半導体基板の処理方法