JPS6050688A

JPS6050688A - メモリ回路

Info

Publication number: JPS6050688A
Application number: JP58157689A
Authority: JP
Inventors: Kenji Okazaki; 健二岡崎
Original assignee: Shinko Electric Co Ltd
Current assignee: Shinko Electric Co Ltd
Priority date: 1983-08-29
Filing date: 1983-08-29
Publication date: 1985-03-20
Also published as: JPH0140434B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明はメモリ回路に係り、詳しくＦｉＲＯＭ領域や
ＲＡＭ領域のアドレス設定に汎用性を有するメモリ回路
に関する。

メモリＩＣにはＲＯＭとＲＡ　Ｍとがあり、また、ＲＡ
　Ｍを電池バックアップにより不揮うｂ性にし、さらに
、書込禁止回路によってＲＯＭ化した調回路もある。そ
して、メモリ回路の実装基板にけ上述したＲ　ＯＭ％Ｒ
ＡＭおよびＲＯＭ化したＴ’ＬＡＭ等が混在するが、一
般九各メモリＩＣのアドレス配置（例えば第１図）は、
個々の機種により異なるから、従来はｌｆ４種毎のメモ
リマツプ忙対応したパターンの基板を個々に作成してい
た。また、メモリマツプに共通部分がある場合は、変更
を要すル部分のみをディプスイッチやジャンパ線を設け
てアドレス変更したり、あるいは、パターンカットを行
って変更部分に対応していたが、対応し得る範囲がどう
しても限られてしまうという問題があった。このように
、従来のメモリ回路はアドレス設定や書込禁止の設定が
固定的であったため、ｌＡ１１ｌ毎の専用メモリ回路と
なってしまい、この結果、悟種の数だけメモリ＠路の種
類が増７１１１　Ｌ、生産性の向上が望めないという欠
点があった。

この発明は上述した事情に鑑み、メモリマツプが変って
も同一の回路構成で対応することができ、これにより生
産性を著しく向上させることができるメモリ回路を提供
するもので、基板上にリードオンリメモリ実装部とラン
ダムアクセスメモリ実装部とを設定するとともに、予め
メモリマツプｔｉ７報が書き込まれている不揮発性メモ
リを設け、アドレス信号の特定ビットを前記不揮発性メ
モリによってデコードし、このデコード出方釦よってメ
モリマツプを設定することを特徴としている。

以下図面を内照してこの発明の実晦倒について説明する
。

第２図はこの発明の一実施例の構成を示すブロック図で
ある。

図において、１はＣＰＵ（中央処理装置）から供給され
るアドレス信号Ａｏ　”Ａｓｓを増１ｉするアドレスバ
ス（ＡＢｏ−ＡＢＩｌ）用のバスドライバであり、増幅
されたアドレス信号Ａ。−Ａｌｌ＋は６４にバイトのＲ
ＡＭ回路２と１５４にバイトのＲＯＭ回路３に（ＩＣ給
されるとともに１上位８ビットのアドレス信号Ａ６〜Ａ
ｌ１１がマツプ設定ＩｔＯＭ４に供給される。ＲＡ　Ｍ
回路２、■ｔｏＭ回路３は各々８ピツ）　Ｘ　８　ｒ（
のＩＣ’メモリを８個用いて構成されており、各ＩＣメ
モリチップの選択は、上位３ビツトのアドレス信号Ａ１
．〜Ａ３．をデコードすることによって行なわれる。ま
た、図から分るようにＲＡＭ回路２とＲＯＭ回路３には
同一の番地が重１すして設定されており、したがって、
基板上のプリントパターンが双方供１ｃ００００〜Ｆ　
Ｆ　Ｆ　Ｆ（１６進〃）番地となるように設定されてい
る。また、５はＩｔ　Ａ　Ｍ回路２の書込み、読出し時
に起動される双方向のバスドライバ、６はＲＯＭ回路３
の読出時に起動される一方向のバスドライバである。こ
こで、前述したマツプ設定ＲＯＭ４について？峨明する
。マツプ設定ＲＯＭ　４はＩＬＡＭ回路２とＴ’ｔ　Ｏ
ＤＪ回路３のアドレスの割り捩りを設定するもので、Ｃ
ＰＵ側から見た場合に、同一番地に１１、０　Ｔｈ、Ｉ
とＩｌｌν１（あるいｔよＩ’ＬＯＭ化ＲＡＭ）が爪抑
しないようにするためのものであり、アドレスの割り振
りパターン（以下マツプモードという）が、１６ｒｌｉ
ｔ＝ｚ定されている。そして、マツプモードの選択ｔま
上位４ビツトのアドレス人力Ｚ、■子ａ。

〜ＩＬ、、に供給される選択信号によって行なわれ、こ
のｉキ択信号は４ピツトのディップスイッチから構成さ
れるマツプモードｊ２す択スイッチ７から出力される。

そして、マツプｐ’ｌ　’ｉｔ　ＲＯＭ　４　ｉＪ：、
マツプモードが選択された後はアドレス入力端子ＰＬ６
〜ａ丁に供給されるアドレス信号Ａ８〜Ａ　Ｈ５に基づ
いてＪ］＋１力端子Ｑ。−Ｑ、から各ｋ　（Ｒ号Ｓ、Ｖ
ｔ／　Ｅ、ＡＥを出力する。この信号Ｓ　＃ｉｎ　Ａ　
Ｐ、１回路２かＲＯＭ＠路３のいずれか一方を指定する
信号であり、”Ｉ）”レベルのときはＩＩＡＭ回路２を
、Ｌ”レベルのときはＲＯＭ回路３を指定する。また、
信号ＷＥ、ＡＥは各々ライト許可信号およびアドレス！
！１；可信号であり、共に″ＩＩ″レベルのとき許可、
Ｎ　Ｌ　％レベルのとき禁止となる。９Ｉ′１０Ｒ（オ
ア）回路であり、ＷＥ％ＷＥ強制スイッチの２人力のう
ちの１個または２個がｔｒ”（ハイ）のときに、出力Ｗ
ＥＮはＩＩ″となり、２人力ともに”Ｌ″（ロウ）のと
きに出力ＷＥＮはＬ″となる。１０はＷＥ強制スイッチ
であり、後述の１１０Ｍ化Ｉｔ、　Ａ　Ｍ部分にデータ
を書き込む場合にのみ、ＷＥ強制スイッチは“Ｈ”に設
定され、平常は”Ｌ″に股足されている。８はデコード
回路であり、上述の信号Ｓ％ＷＢ、ｋＥおよびＣＰＵが
ら供給されるライトパルスＷＰＩ　リードパルス１１Ｐ
＆Ｃ基づいて、リードＣ号Ｒ，ライト信号Ｗおよびバス
ドライバ５．６を制御するための信号８１〜Ｓ８を出力
する。なお、これらの（４号の機能についてＶＪ、彼達
１−る。

次に、この実施例の順１作を説明する。

玄ず、マツプモートチ９択スイツチ７によって、所望の
マツプモードを選択する。そして、この時に選択された
マツプモードが例えば第６図に示す通りであったとする
。

■　ＣＰＵが出力するアドレス信号Ａ。−Ａ、６が（０
０００）Ｈ〜（８ＦＦＦ）ｌ□、（ＩＸ）００）、１〜
（ＤＦＦＦ）Ｈおよび〔ＦＯＯＯ）Ｈ〜（Ｆ７ＦＦ）Ｈ
である場合。この場（ｔｉｔ信号Ｓが”Ｌ”レベル、信
号ＷＥが＋　Ｌ　１＊レベル、信号ＡＥが”Ｈ”レベル
となる。この結果、デコード回ｒ２ｉ　８　Ｉｄ、リー
ドパルスＩｔＰが供給されると、信号ＳＩを出力してバ
スドライバ６を動作状態にするとともに、リード信号ｌ
（を出力してＲＯＴｃｆ回路３に読み出し動作を行なわ
せる。そして、ＲＯＭ回路３から読み出されたデータは
バスドライバ６を介してＣＰＵへ供給される。一方、デ
コード回路８にライトパルスＷＰが供給されても、ライ
ト信号Ｗけ出力されず、また、信号Ｓ、、Ｓ、も出力さ
れずバスドライバ５は非動作状態にある。したがって、
アドレス信号Ａ０〜Ａ１．が上述の範囲にある時は、Ｒ
ＡＭ回路２は読出しも書込みも行なわれず、結局第２図
に示す回路はＲＯＭとして機能する。

■　アドレス信号Ａ。−Ａｌｌ＋が（９０００）Ｈ〜（
ｑ　７　Ｆ　Ｆ　１１１および（Ｅｏｏｏ）Ｈ〜（Ｅ　
ＦＦＦ）　Ｈの場合。この場合は笛３図に示すように、
信号５１ＷＥ、ＡＥがすべて’　Ｉ−Ｉ″レベルなり、
この結果、デコード回路８はリードパルスＲＰが供給さ
れると、リード信号Ｒを出力してＩＩＡＭＲＡＭ回路２
出し状ａＩｃするとともに、信号Ｓ、を出力してバスド
ライバ５を起動する。この場合、バスドライバ５はデー
タＤ。−Ｄ、を図面布から左へ通過させる方向に起動さ
れる。これにより、ＲＡＭ回路２からはアドレス信号Ａ
０〜Ａ□によって指定された番地のデータが、バスドラ
イバ５を介してＣＰＵへ供給される。この際、信号ｓ、
ｈ出力されていないので、バスドライバ６は非動作状爬
にあり、この結果、ｎ、ＯＭ回路３からＣＰＵヘデータ
が供給されるということはない。一方、デコード回路８
にライトパルスＷＰが供給されると、ライト信号Ｗが出
力されてＲＡＭ回路２が書込み状態になるとともに、信
号Ｓ、が出力されてバスドライバ５が図１ｍ左から右へ
データＤ。−Ｄ、を通過させる方向に起動される。この
結果、アドレス信号Ａ。−Ａ、Ｓによって指定された番
地に、ＣＰ　Ｕから出力されるデータＤ。〜１）７が書
き込まれる。このように１．、に述の状態においては、
第２図に示す回路はＲＡ　Ｍとして機能する。

■　アドレス信号Ａ。−Ａ□が（ＡＯＯＯ）、、〜（Ｃ
ＦＦＦ］Ｈの場合。この場合は第３図に示すように信号
Ｓ、ＡＥが”　Ｉ−！”レベル、信号ＷＥが″Ｌルベル
になる。この結果、デコード回路８けリードパルスＲＰ
が供給されると、リード信号Ｒを出力するとともに、信
号Ｓ、を出力する。したがって、前述のようにＲＡ　Ｍ
回路２の読出し動作となる。一方、デコード回路８にラ
イトパルスＷＰが（Ｉｔ給されても、ライト信号Ｗけ出
方されず、また、信号８１　ＮＳ　Ｂ　も出力されない
。すなわち、アドレス信号Ａ。−ＪＡＩＩｌが（ＡＯｏ
ｏ）Ｈ〜ｃｃＦＦＦ）Ｈの場合はＲＡ　Ｍ回路２がｌｌ
０Ｍ化１’Ｌ　Ａ　Ｍとして動作し、ＴｔＯＭ回路３は
非動作状態となる。

■　アドレス信号Ａ。ＮＡｌｌ１フが（９８ｏｏ）Ｈ〜
（９ＦＦＦ）Ｈおよび（Ｆ　８００３１１〜（ＦＦＦＦ
）Ｈの場合。この場合は第３図に示すように信号Ｓ。

ＷＥが”Ｈ″または”Ｌ”レベル（任意）、信号ＡＥ力
げＬ″レベルなる。この結果、デコード回路８けライト
パルスＷＰ、リードパルスＴｔＰの有無に係わりなく、
リード信号Ｒ，ライト信号Ｗを出力せず、また、信号Ｓ
、〜ｓｓも出力しない。

すなわち、との■の場合は、＠２図に示す回ｈ’Ｒは読
出しも書込みも全く行なわれない。したがって、ＣＰＵ
から見た場合の番地（ＡＯＯｏ）ｆ−（ｃＦＦＦ）Ｈお
よび（Ｆ２Ｏ３）Ｈ〜（ＦＦＦＦ）Ｈは空き番地となる
から、この番地ＫＩｌｏ等を設定することもできる。

以上のように、この実！、布例ではアドレス信号ん〜Ａ
Ｉｆｉの上位８ビットＡ、〜Ａ、＋ｓをマツプ設定ＲＯ
Ｍ４によってデコードすることにより、全メモリエリア
におけるＲＯＭとＲＡＭ（あるいはＲＯＭ化Ｔ（Ａ　Ｍ
）を振り分けるようにしており、さらに、マツプモード
選択スイッチ７により、マツプモードを切り換え得るよ
うにしているから、ｌ４ＮＩが変更になってもプリント
パターン１ｒｉ何ら変更することなく対応することがで
きる。

なお、マツプ設定ＲＯＭＩＣＥＰ−ＲＯＭ（イレイサブ
ル・プログラマブルＲＯＭ）を使用すれば、消去および
書込がｔ１１１単にできるので、極めて好適である□ま
た、マツプｎ′１′定１’ｔ　ＯＭ　４の出力信号とし
ては、例えばＩ（ＯＭエリアを複数に分Ｐｉσした際に
いずれのエリアのＲＯＭかを指定するＲ　ＯＭ指定信号
、あるいは、パリティ−ビットを設定するかどうかを指
定するパリティ−検出許可信号等を設定することもでき
る。

実施例では、ＲＡＭ％ＲＯＭとして８にバイトのＩＣメ
モリ素子が８個で６４Ｉ（バイトずつ用意されているが
、全く指定されないメモリ素子は実装しなくてもよい。

また、ＩＩＡＭ、ＲＯＭの切りかえを８にバイト単位（
メモリ素子の１個単位）にする場合には、第２図におい
て、ＲＯＭメモリ飴域０回路部分は除失してもよい。す
なわち、マツプ股定ＲＯムｆ４の出力Ｓは不用となり（
ＩＩに固定する）、Ｉｔ　Ａ　Ｐ、イメモリ領域２に、
ｉＬＡＭ、Ｒα〜■の末子が混在する。バスドライバ６
とＲＯＭ回路３とはともに不用となる。

以上説明したようにこの発明によれば、基板上圧リード
オンリメモリ実装部とランダムアクセスメモリ実装部と
を設定するとともに、予めメモリマツプ情１１ｆが二４
き込まれている不揮発性メモリを設け、アトｌメス４ｒ
３号の特定ビットを前記不揮発性メモリ忙よってデコー
ドし、このデコード出力によってメモリマツプを設定す
るようにしたので、メモリマツプがどのように変ったと
しても、プリント基板のパターン等は何ら変更すること
なく、対応することができる。したがって、機種に係わ
りなく同一のメモリ基板を作成すればよいので、生産性
を著しく向上させることができる。

【図面の簡単な説明】

第１図はメモリマツプの一例を示す説明図、第２図はこ
の発明の一実ｆ％例の構成を示すブロック図、笛３図は
同実施例におけるメモリマツプの一例を示す説明図であ
る。２・・・・・ＲＡＭ回路（ランダムアクセスメモリ実装
部）、３・・・・・ＲＯＭ回路（リードオンリメモリ実
＃部）、４・・・・・マツプ設定ＲＯＭ（不揮発性メモ
リ）、８・・・・・デコード回路。出願人　神円亀機株式会社第１図　第３図第２図

Claims

【特許請求の範囲】

基板上にリードオンリメモリ実装部とランダムアクセス
メモリ実装部とを設定するとともに、予めメモリマツブ
イｎ報がｍき込まれている不揮発性メモリを設け、アド
レス信号の特定ビットを前記不揮発性メモリによってデ
コードし、このデコード出力によってメモリマツプを設
定することを特徴とするメモリ回路。