KR100229205B1 - 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법 - Google Patents

데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법 Download PDF

Info

Publication number
KR100229205B1
KR100229205B1 KR1019960076991A KR19960076991A KR100229205B1 KR 100229205 B1 KR100229205 B1 KR 100229205B1 KR 1019960076991 A KR1019960076991 A KR 1019960076991A KR 19960076991 A KR19960076991 A KR 19960076991A KR 100229205 B1 KR100229205 B1 KR 100229205B1
Authority
KR
South Korea
Prior art keywords
address
bus
data
input
output
Prior art date
Application number
KR1019960076991A
Other languages
English (en)
Other versions
KR19980057692A (ko
Inventor
최승철
Original Assignee
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체주식회사 filed Critical 김덕중
Priority to KR1019960076991A priority Critical patent/KR100229205B1/ko
Publication of KR19980057692A publication Critical patent/KR19980057692A/ko
Application granted granted Critical
Publication of KR100229205B1 publication Critical patent/KR100229205B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

데이타 버스를 이용하여 I/O 어드레스를 확장한 입출력 장치 및 방법이 개시된다. PC와 외부기기 인터페이스 사이에 마련되어, PC와 외부기기 인터페이스간에 입출력되는 데이타 또는 어드레스를 데이타 버스(DB) 또는 어드레스 버스(AB)를 통해 중재하는 그 장치는, PC의 AB를 통한 입출력 어드레스중에서 두개의 어드레스를 어드레스 인에이블 신호에 응답하여 디코딩하고, 디코딩된 두개의 어드레스를 제1 및 제2인에이블 신호(E1 및 E2)로서 출력하는 어드레스 디코더와, PC와 데이타를 독출신호에 응답하여 DB를 통해 주고 받는 제1버스 트랜시버와, PC로부터 출력되는 독출신호, 기입신호 또는 어드레스 인에이블 신호등을 제어버스(CB)를 통해 입력하여, 외부기기 인터페이스로 CB를 통해 전달하는 드라이버와, E2에 응답하여 인에이블 되고, 제1버스 트랜시버 또는 외부기기 인터페이스와 독출신호에 응답하여 데이타를 데이타 버스를 통해 주고 받는 제2버스 트랜시버 및 E1에 응답하여 인에이블 되고, 제1버스 트랜시버로부터 DB를 통해 입력한 어드레스를 외부기기 인터페이스로 AB를 통해 출력하는 어드레스 버스 래치를 구비하는 것을 특징으로 하고, 8비트의 DB를 이용할 경우, 256개의 어드레스를 사용할 수 있으며, PC의 프로토 타입 카드에 할당된 두개의 어드레스를 사용함으로서 PC의 호환성을 향상시키는 효과가 있다.

Description

데이타 버스를 이용하여 I/O 어드레스를 확장한 입출력 장치 및 방법{I/O device having expanding I/O address using data bus}
본 발명은 개인용 컴퓨터를 위한 ISA(Industry Standard Architecture)버스 및 EISA(Extended)버스를 이용하여 외부 기기를 제어하기 위한 입출력 장치에 관한 것으로서, 특히, 데이타 버스를 이용하여 입출력 어드레스(I/O ADDRESS)를 확장한 입출력 장치 및 방법에 관한 것이다.
종래에는 사용되지 않은 입출력 어드레스를 검토하고, 적절한 선택회로를 이용하여 검토한 입출력 어드레스를 선택하였다.
이하, 종래의 개인용 컴퓨터(PC:Personal Computer)를 위한 입출력 장치를 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 1은 종래의 개인용 컴퓨터를 위한 입출력 장치의 블럭도로서, 개인용 컴퓨터(10), 어드레스 디코더(24)와 제1 및 제2드라이버들(22 및 26)로 구성되는 입출력 장치(20), 외부 기기 인터페이스(30)로 구성된다. 참조부호 46 및 48은 입출력 쓰기 제어신호, 입출력 읽기 제어신호 및 어드레스 인에이블 신호와 같은 제어신호들을 위한 제어 버스이다.
도 1에 도시된 입출력 장치(20)(I/O CARD)는 어드레스 버스(40 및 42)와 데이타 버스(44)를 위한 제1 및 제2드라이버(22 및 26)가 마련되어 있으며, 어드레스 디코더(24)를 내장하기도 한다.
종래의 개인용 컴퓨터에 사용되는 대부분의 입출력 장치는 도 1에 도시된 회로를 채택하고 있다. 이러한, 종래의 PC 입출력 장치는 이미 사용중인 어드레스에 대해 조사할 필요성이 있고, 확장의 한계성을 가지며, PC 제작사에 따라 호환성이 부족한 것등의 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 데이타 버스를 이용하여 입출력 어드레스를 확장할 수 있는 데이타 버스를 이용하여 I/O 어드레스를 확장한 입출력 장치를 제공하는데 있다.
본 발명의 이루고자 하는 다른 기술적 과제는, 입출력 장치에서 수행되는 데이타 버스를 이용하여 I/O 어드레스를 확장한 입출력 방법을 제공하는데 있다.
도 1은 종래의 개인용 컴퓨터를 위한 입출력 장치의 블럭도이다.
도 2는 본 발명에 의한 데이타 버스를 이용한 입출력 어드레스를 확장하는 입출력 장치의 블럭도이다.
상기 과제를 이루기 위하여, PC와 외부 기기 인터페이스 사이에 마련되어, 상기 PC와 상기 외부 기기 인터페이스간에 입출력되는 데이타 또는 어드레스를 데이타 버스 또는 어드레스 버스를 통해 중재하며, 상기 데이타 버스를 이용하여 입출력 어드레스를 확장하는 본 발명에 의한 입출력 장치는, 상기 PC의 상기 어드레스 버스를 통한 입출력 어드레스중에서 두개의 어드레스를 어드레스 인에이블 신호에 응답하여 디코딩하고, 디코딩된 두개의 어드레스를 제1 및 제2인에이블 신호로서 출력하는 어드레스 디코더와, 상기 PC와 데이타를 독출신호에 응답하여 상기 데이타 버스를 통해 주고 받는 제1버스 트랜시버와, 상기 PC로부터 출력되는 상기 독출신호, 기입신호 또는 상기 어드레스 인에이블 신호등을 제어버스를 통해 입력하여, 상기 외부 기기 인터페이스로 제어버스를 통해 전달하는 드라이버와, 상기 제2인에이블 신호에 응답하여 인에이블 되고, 상기 제1버스 트랜시버 또는 상기 외부 기기 인터페이스와 상기 독출신호에 응답하여 데이타를 상기 데이타 버스를 통해 주고 받는 제2버스 트랜시버 및 상기 제1인에이블 신호에 응답하여 인에이블 되고, 상기 제1버스 트랜시버로부터 상기 데이타 버스를 통해 입력한 어드레스를 상기 외부 기기 인터페이스로 상기 어드레스 버스를 통해 출력하는 어드레스 버스 래치로 이루어지는 것이 바람직하다.
상기 다른 과제를 이루기 위해, PC와 외부 기기 인터페이스 사이에 마련되어, 상기 PC와 상기 외부 기기 인터페이스간에 입출력되는 데이타 또는 어드레스를 데이타 버스 또는 어드레스 버스를 통해 중재하며, 데이타 버스를 이용하여 입출력 어드레스를 확장하는 입출력 장치에서 수행되는 본 발명에 의한 데이타 및 어드레스 입출력 방법은, 상기 데이타를 중재할 것인가 상기 어드레스를 중재할 것인가를 판단하는 단계와, 상기 데이타를 중재할 경우, 상기 PC 또는 상기 외부기기 인터페이스로부터 입력한 상기 데이타를 상기 PC 또는 상기 외부기기 인터페이스로 상기 데이타 버스를 통해 출력하는 단계 및 상기 어드레스를 중재할 경우, 상기 데이타 버스를 통해 상기 어드레스를 입력하고, 상기 어드레스 버스를 통해 상기 어드레스를 출력하는 단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 데이타 버스를 이용하여 I/O 어드레스를 확장한 입출력 장치의 구성 및 동작과 그 동작 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 데이타 버스를 이용한 입출력 어드레스를 확장하는 입출력 장치의 블럭도로서, PC(10), 외부 기기 인터페이스(30), 어드레스 디코더(62)와 제1 및 제2버스 트랜시버(trasceiver)들(64 및 70)과 드라이버(66) 및 어드레스 버스 래치(68)로 구성되며, PC(10)와 외부 기기 인터페이스(30) 사이에 마련되는 입출력장치(60)로 구성되며, 참조부호 72 및 74는 어드레스 버스이고, 참조부호 76, 78 및 80은 데이타 버스이고, 82 및 84는 제어버스이고, 실선을 버스선을 점선을 제어선을 각각 나타낸다.
도 2에 도시된 본 발명에 의한 입출력장치(60)는 PC(10)와 외부 기기 인터페이스(30)간에 데이타 또는 어드레스의 입출력을 데이타 버스(76, 78 및 80) 또는 어드레스 버스(72 및 74)를 통해 중재하며, 데이타 버스(76, 78 및 80)를 이용하여 입출력 어드레스를 확장한다.
이를 위해, 어드레스 디코더(62)는 PC(10)의 어드레스 버스(72)를 통해 입력한 입출력 어드레스중에서 두개의 어드레스를 어드레스 인에이블 신호(AEN:Address ENable signal)에 응답하여 디코딩하고, 디코딩된 두개의 어드레스를 제1 및 제2인에이블 신호(E1 및 E2)로서 출력한다. 즉, 어드레스 디코더(62)는 PC의 입출력 어드레스중에서 프로토 타입에 할당된 300에서 31F 가운데 2개의 어드레스를 디코딩한다. 만약, PC의 입출력 어드레스 300H를 제1인에이블 신호(E1)로, 어드레스 302H를 제2인에이블 신호(E2)로 사용하도록 어드레스 디코더를 구현하였다면, C언어에 의한 어드레스 저장과 데이타 값 설정은 다음과 같게 된다.
예를 들어, 어드레스 50번지에 데이타 값 FF를 출력하고자 할 때,
OUTPORTb (0×300, 0×50),
OUTPORTb (0×302, 0×ff)와 같이 설정한다.
한편, 제1버스 트랜시버(64)는 PC(10)와 데이타를 독출신호(RS)에 응답하여 데이타 버스(76)를 통해 주고 받는다. 도 2에 도시된 바와 같이, 제1 및 제2버스 트랜시버(64 및 70)는 제어신호(RS)에 응답하여 양방향으로 입력 상태와 출력상태를 전환한다.
드라이버(66)는 PC(10)로부터 출력되는 독출신호(RS), 기입신호(WS) 또는 어드레스 인에이블 신호(AEN)등을 제어버스(82)를 통해 입력하여, 외부 기기 인터페이스(30)로 제어버스(84)를 통해 전달한다. 제2버스 트랜시버(70)는 제2인에이블 신호(E2)에 응답하여 인에이블 되고, 제1버스 트랜시버(64) 또는 외부 기기 인터페이스(30)와 독출신호(RS)에 응답하여 데이타를 데이타 버스(80)를 통해 주고 받는다.
한편, 어드레스 버스 래치(68)는 일방향으로 어드레스를 전달하며, 제1인에이블 신호(E1)에 응답하여 인에이블 되고, 제1버스 트랜시버(64)로부터 데이타 버스(80)를 통해 입력한 어드레스를 외부 기기 인터페이스(30)로 어드레스 버스(74)를 통해 출력한다.
본 발명에 의한 장치의 동작 방법을 다음과 같이 설명한다.
도 2에 도시된 PC(10)로부터 출력되는 어드레스를 외부기기 인터페이스(30)로 출력하고자 할 때, PC(10)에서 출력되는 어드레스중 두개의 어드레스는 어드레스 디코더(62)에서 디코딩되어, 제2버스 트랜시버(70) 및 어드레스 버스 래치(68)를 인에이블 하는 인에이블 제어신호로 출력된다. 전술한 바와 같이, 어드레스 디코더(62)는 PC의 입출력 어드레스중에서 프로토 타입에 할당된 300에서 31F 가운데 2개의 어드레스를 디코딩한다. 예컨대, PC의 입출력 어드레스 300H를 제1인에이블 신호(E1)로, 어드레스 302H를 제2인에이블 신호(E2)로 사용하도록 어드레스 디코더를 구현하였다면, C언어에 의한 어드레스 저장과 데이타 값 설정은 다음과 같게 된다.
예를 들어, 어드레스 50번지에 데이타 값 FF를 출력하고자 할 때,
OUTPORTb (0×300, 0×50),
OUTPORTb (0×302, 0×ff)와 같이 설정한다.
이를 설명하면, 먼저 PC(10)는 어드레스 300H를 설정하여 어드레스 버스 래치(68)를 인에이블시킨다. 그런다음, PC(10)는 데이터 버스로 데이터 50H를 출력하며, 이는 제1트랜시버(64)를 거쳐 어드레스 버스 래치(68)로 입력된다. 이 때, 데이터 버스를 통해 출력되는 데이터 50H는 PC(10)가 외부 기기 인터페이스(30)에 할당한 어드레이스이며, 어드레스 버스 래치(68)는 50H를 래치하고 있는다. 즉, 외부기기 인터페이스(30)로 전송되어야할 어드레스는 데이타 버스(76)를 통해 제1버스 트랜시버(64)로 출력된 다음, 어드레스 버스 래치(68)에 입력되며, 입력된 어드레스는 어드레스 버스(74)를 통해 외부기기 인터페이스로 출력된다.
그런다음, 외부 기기 인터페이스(30)로 데이터 ffH를 출력하기 위해, PC(10)는 어드레스 302H를 설정하여 제2트랜시버(70)를 인에이블시킨다. 그런다음, PC(10)는 데이터 버스로 데이터 ffH를 출력하며, 이는 제1트랜시버(64) 및 제2트랜시버(70)를 거쳐 외부 기기 인터페이스(30)로 전달된다. 즉, PC(10)로부터 외부기기 인터페이스(30)로 데이타를 전송하고자 할 때, 본 발명에 의한 입출력 장치(60)의 제1버스 트랜시버(64)로 데이타 버스(76)를 통해 데이타가 입력되며, 입력된 데이타는 제2버스 트랜시버(70)로 출력된다. 제2버스 트랜시버(70)는 제1버스 트랜시버(64)로부터 출력되는 데이타를 데이타 버스(80)를 통해 입력하여, 데이타 버스(78)를 통해 외부기기 인터페이스(30)로 출력한다.
이처럼, 본 발명은 PC(10)의 입출력 어드레스 중에서 프로토 타입에 할당된 어드레스 300H에서 31FH중 하나의 어드레스가 데이터 버스를 어드레스 버스로 확장하기 위한 인에이블 신호로 사용한다. 이 때, 데이터 버스가 8비트 버스라면, 결국 PC(10)에서 할당하는 하나의 어드레스를 256개의 어드레스로 확장하여 사용할 수 있게 된다.
반면에, 입출력 장치가 외부기기 인터페이스(30)로부터 PC(10)로 데이타를 전송하고자 할 때, 제1 및 제2버스 트랜시버(64 및 70)는 입출력 전송상태를 전환하여, 상술한 바의 역순으로 데이타의 전송을 수행한다.
이상에서 설명한 바와 같이, 본 발명에 의한 데이타 버스를 이용하여 I/O 어드레스를 확장한 입출력 장치 및 방법은 예를 들어 8비트의 데이타 버스를 이용할 경우, 256개의 어드레스를 사용할 수 있으며, PC의 프로토 타입(prototype) 카드에 할당된 두개의 어드레스를 사용함으로서 PC의 호환성을 향상시키는 효과가 있다.
또한, 본 발명에 의한 입출력 장치를 반도체 검사 장치에 적용할 경우, 많은 사용자 어드레스를 확보함으로서 부가적인 기능을 갖춘 보드(board)들을 추가할 수 있었으며, 검사장치의 콘트롤러인 PC의 호환성이 향상되는 효과가 있다.

Claims (2)

  1. 개인용 컴퓨터(PC)와 외부 기기 인터페이스 사이에 마련되어, 상기 PC와 상기 외부 기기 인터페이스간에 입출력되는 데이타 또는 어드레스를 데이타 버스 또는 어드레스 버스를 통해 중재하며, 상기 데이타 버스를 이용하여 입출력 어드레스를 확장하는 입출력 장치에 있어서,
    상기 PC의 상기 어드레스 버스를 통한 입출력 어드레스중에서 두개의 어드레스를 어드레스 인에이블 신호에 응답하여 디코딩하고, 디코딩된 두개의 어드레스를 제1 및 제2인에이블 신호로서 출력하는 어드레스 디코더;
    상기 PC와 데이타를 독출신호에 응답하여 상기 데이타 버스를 통해 주고 받는 제1버스 트랜시버;
    상기 PC로부터 출력되는 상기 독출신호, 기입신호 또는 상기 어드레스 인에이블 신호등을 제어버스를 통해 입력하여, 상기 외부 기기 인터페이스로 제어버스를 통해 전달하는 드라이버;
    상기 제2인에이블 신호에 응답하여 인에이블 되고, 상기 제1버스 트랜시버 또는 상기 외부 기기 인터페이스와 상기 독출신호에 응답하여 데이타를 상기 데이타 버스를 통해 주고 받는 제2버스 트랜시버; 및
    상기 제1인에이블 신호에 응답하여 인에이블 되고, 상기 제1버스 트랜시버로부터 상기 데이타 버스를 통해 입력한 어드레스를 상기 외부 기기 인터페이스로 상기 어드레스 버스를 통해 출력하는 어드레스 버스 래치를 구비하는 것을 특징으로 하는 데이타 버스를 이용한 입출력 어드레스를 확장하는 입출력 장치.
  2. PC와 외부 기기 인터페이스 사이에 마련되어, 상기 PC와 상기 외부 기기 인터페이스간에 입출력되는 데이타 또는 어드레스를 데이타 버스 또는 어드레스 버스를 통해 중재하며, 데이타 버스를 이용하여 입출력 어드레스를 확장하는 입출력 장치에서 수행되는 입출력 방법에 있어서,
    상기 데이타를 중재할 것인가 상기 어드레스를 중재할 것인가를 판단하는 단계;
    상기 데이타를 중재할 경우, 상기 PC 또는 상기 외부기기 인터페이스로부터 입력한 상기 데이타를 상기 PC 또는 상기 외부기기 인터페이스로 상기 데이타 버스를 통해 출력하는 단계; 및
    상기 어드레스를 중재할 경우, 상기 데이타 버스를 통해 상기 어드레스를 입력하고, 상기 어드레스 버스를 통해 상기 어드레스를 출력하는 단계를 구비하는 것을 특징으로 하는 데이타 버스를 이용하여 입출력 어드레스를 확장하는 입출력 방법.
KR1019960076991A 1996-12-30 1996-12-30 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법 KR100229205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076991A KR100229205B1 (ko) 1996-12-30 1996-12-30 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076991A KR100229205B1 (ko) 1996-12-30 1996-12-30 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19980057692A KR19980057692A (ko) 1998-09-25
KR100229205B1 true KR100229205B1 (ko) 1999-11-01

Family

ID=19492388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076991A KR100229205B1 (ko) 1996-12-30 1996-12-30 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100229205B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020095345A (ko) * 2001-06-14 2002-12-26 엘지전자 주식회사 무선모뎀칩의 외부 어드레스 라인 확장 회로

Also Published As

Publication number Publication date
KR19980057692A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US5649128A (en) Multiple bus interface adapter for connection to a plurality of computer bus architectures
US20050188144A1 (en) Protocol conversion and arbitration circuit, system having the same, and method for converting and arbitrating signals
KR900015008A (ko) 데이터 프로세서
KR940005203B1 (ko) 반도체 집적 회로
KR100241514B1 (ko) 마이크로 컴퓨터
US7076745B2 (en) Semiconductor integrated circuit device
KR100229205B1 (ko) 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법
KR960035290A (ko) 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치
KR930006905A (ko) 메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템
JP4064546B2 (ja) 電気部品テストシステム
US7596651B2 (en) Multi-character adapter card
JPH05173876A (ja) 増設メモリボード
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
JP2568744Y2 (ja) ワンチップマイクロコンピュータの双方向入出力ポート用切換回路
KR100219529B1 (ko) 마이크로 콘트롤러
KR960011278B1 (ko) 확장 롬 영역내의 플렉서블 어드레스 제어기
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
KR920004415B1 (ko) 데이타 전송회로 및 방법
JPS59223828A (ja) パ−ソナルコンピユ−タ用拡張装置
KR20050049828A (ko) 피씨아이 버스 상의 슬레이브 보드간 통신 장치 및 그 방법
KR900003590B1 (ko) 원 보드 메모리의 듀얼 포트 제어회로
KR930006548A (ko) 포트가 확장된 마이콤 회로
JPS6138656U (ja) 電子複写機制御装置
JPH1031647A (ja) データバス幅変換制御回路を有するｃｐｕボード
KR970076314A (ko) 상이한 중앙처리장치간의 인터페이스 기능을 갖는 시스템 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee