JPS6138656U - 電子複写機制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は第３図におけるデコード回路および入出力イン
ターフエイスの詳細ブ冶ツク図、第２図は従来の電子複
写機制御装置の概略構成を示すブロック図、第３図は本
考案の一実施例の概略ブロック図、第４図はその動作を
説明するためのタイミングチャート、第５図は第４図の
バスバッフ−ア・ドライバの詳細ブロック図である。 １０・・・・・・負荷、１１・・・・・・検知センサ、
１８・・・・・・デコード回路、１９・・・・・・入出
力インターフエイス、２０・・・・・・パスバッファ・
ドライバ、２１，２２・・・・・・インターフエイス、
２３・・・・・・アドレス検出回路、２４・・・・・・
デコーダ、２５・・曲制御回路、２６・・・・・・ｉ
／ Ｏプログラムメモリ、２７・・・・・・出力ラッチ
、２８・・・・・・バッファ、２９・・・・・・自己ア
ドレス発生器、３０・・・・・・中央制御装置、３１・
・・・・・ＣＰＵ，３ ２・・・・・・ＲＯＭ，３ ３
・・・・・・ＲＡＭ，３７・・・・・・双方向パスパッ
ファ、４ ０ Ｍ，４ ０ ｂ・・・・・・ラッチ回路
、４１・・・・・・デコーダ。

Claims (1)

【実用新案登録請求の範囲】
1. ＣＰｔＪ， ＲＯＭＸＲＡＭ、およびこれら相互間の情
   報授受のための共通バスなどよりなる中央制御装置と、
   その一端が双方向パスバツファを介して前一 記共通バ
   スに接続され、被制御電子複写機内に延長されたアドレ
   ス／データパスと、前記被制御電子複写機内の入出力機
   器の近くに配置され、前記アドレス／データパスに接続
   された複数のブランチと、前記ブランチに前記入出力機
   器を接続する手段とを有し、前記ブラジチは、それぞれ
   アドレス／データパス上を伝送されている情報を取込ん
   で、それが自己宛のものであるか否かを判定し、自己宛
   のものであるときにのみ、そこに接続されている入出力
   機器と中央制御装置との間の情報授受を可能とするよう
   に構成された電子複写機制御装置において、前記ブラン
   チに前記入出力機器を接続する手段が入力インター７，
   ｌｃイスと、出力インターフエイスと、該出力インター
   フエイスの出力の一部のビットをデコードするデコーダ
   と、該出力インターフエイスあ残りのビットをデータ入
   力とし、前記デコーダの出力により選ばれた一つが該デ
   ータ入力をラッチする複数個のラッチ回路とを少くとも
   具伽し、該ラッチ回路を介して負荷を制御するようにし
   たことを特徴とする電子複写機制御装置。