JPS6020657U - チツプセレクト装置 - Google Patents
チツプセレクト装置Info
- Publication number
- JPS6020657U JPS6020657U JP10987883U JP10987883U JPS6020657U JP S6020657 U JPS6020657 U JP S6020657U JP 10987883 U JP10987883 U JP 10987883U JP 10987883 U JP10987883 U JP 10987883U JP S6020657 U JPS6020657 U JP S6020657U
- Authority
- JP
- Japan
- Prior art keywords
- chip select
- address data
- control circuit
- select device
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図面は本考案の一実施例を示すもので、第1図はシステ
ム全体の概略構成を示すブロック図、第2図は第1図に
おけるビデオ制御回路の主要部の詳細を示す回路構成図
である。 3・・・共有バス、4・・・ビデオ制御回路、11・・
・内部アドレスバス、12・・・データセレクタ、13
゜16.17・・・出力バッファ、14・・・制御回路
、15・・・デコーダ。
ム全体の概略構成を示すブロック図、第2図は第1図に
おけるビデオ制御回路の主要部の詳細を示す回路構成図
である。 3・・・共有バス、4・・・ビデオ制御回路、11・・
・内部アドレスバス、12・・・データセレクタ、13
゜16.17・・・出力バッファ、14・・・制御回路
、15・・・デコーダ。
Claims (1)
- CPU及び制御回路が使用する共有バスに複数のデバイ
スが接続されてなる情報処理機器にお(ζで、上記制御
回路が構成されるLSI内に設けられ、上記デバイスに
対するチップセレクト信号を作成するデコーダと、上記
LSIによる上記デバイスへのアドレスデータを上記共
有バスへ出力する出力バッファと、この出力バッファへ
入力されるアドレスデータと上記CPUからのアドレス
データを選択して上記デコーダへ入力するデータセレク
タとを具備したことを特徴とするチップセレクト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10987883U JPS6020657U (ja) | 1983-07-15 | 1983-07-15 | チツプセレクト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10987883U JPS6020657U (ja) | 1983-07-15 | 1983-07-15 | チツプセレクト装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6020657U true JPS6020657U (ja) | 1985-02-13 |
Family
ID=30255777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10987883U Pending JPS6020657U (ja) | 1983-07-15 | 1983-07-15 | チツプセレクト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6020657U (ja) |
-
1983
- 1983-07-15 JP JP10987883U patent/JPS6020657U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
JPS6242306B2 (ja) | ||
JPS6020657U (ja) | チツプセレクト装置 | |
JP2821176B2 (ja) | 情報処理装置 | |
JPS58139234A (ja) | 信号入力方式 | |
JPS59177240U (ja) | 出力回路 | |
JPS58147050U (ja) | 情報処理装置 | |
JPS58170100U (ja) | メモリ装置 | |
JPS5999522A (ja) | 入出力制御方式 | |
JPS59147236U (ja) | インタ−フエイス制御装置 | |
JPS6020658U (ja) | 情報処理装置 | |
JPS58147051U (ja) | 同一メモリを共用する装置 | |
JPS59119644U (ja) | ゲ−トアレ−ic | |
JPS6138656U (ja) | 電子複写機制御装置 | |
JPS5992929U (ja) | Dma装置のメモリ監視装置 | |
JPS6020654U (ja) | マイクロプロセツサ割込回路 | |
JPH053018B2 (ja) | ||
JPS5836380B2 (ja) | マルチプロセツサ・システムにおけるダイレクト・メモリ・アクセス方式 | |
JPS6124900U (ja) | 選択回路 | |
JPS63305395A (ja) | 音声認識登録応答システムにおける音声デ−タ登録方法 | |
JPS59122625U (ja) | デイジタル入力装置のエラ−検出回路 | |
JPS60642U (ja) | 入出力制御装置 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS5949252U (ja) | アドレス制御装置 | |
JPS62186344A (ja) | アドレス・マツプド・レジスタ |