JPS6048610A - デイジタル積分装置 - Google Patents
デイジタル積分装置Info
- Publication number
- JPS6048610A JPS6048610A JP15646383A JP15646383A JPS6048610A JP S6048610 A JPS6048610 A JP S6048610A JP 15646383 A JP15646383 A JP 15646383A JP 15646383 A JP15646383 A JP 15646383A JP S6048610 A JPS6048610 A JP S6048610A
- Authority
- JP
- Japan
- Prior art keywords
- equation
- adder
- delay
- integration device
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title claims abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 235000005338 Allium tuberosum Nutrition 0.000 description 1
- 244000003377 Allium tuberosum Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
- G06F7/66—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations wherein pulses represent unitary increments only
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は通信信号等をディジタル処理によって積分する
装置に関するものである。
装置に関するものである。
第１図は従来の積分装置のブロック図であって、１は入
力端子、２，３は加算器、４は遅延器、５．６は係数器
、７は出力端子を表わしている。
力端子、２，３は加算器、４は遅延器、５．６は係数器
、７は出力端子を表わしている。
第１図において、遅延器４は入力された信号をＴ秒遅延
させて出力し、係数器５を１入力された信号を８１倍し
て出力し、係数器６は入力された信号を１倍して出力す
る０ この積分装置はアナログ−次のローノくスフイルタを双
一次変換して得られるディジタルフィルタであって、そ
の特性ＨＯ（Ｚ−”）は次式によって与えられる。
させて出力し、係数器５を１入力された信号を８１倍し
て出力し、係数器６は入力された信号を１倍して出力す
る０ この積分装置はアナログ−次のローノくスフイルタを双
一次変換して得られるディジタルフィルタであって、そ
の特性ＨＯ（Ｚ−”）は次式によって与えられる。
ただし２は２変換変数。
（１）式の基となるアナログフィルタの伝達関数Ｈ’ｏ
（Ｓ）は次式によって与えられ、ただしＳ＝ニラプラス
数。
（Ｓ）は次式によって与えられ、ただしＳ＝ニラプラス
数。
（２）式について双一次変換を下式により施せば（１）
式が得られる。
式が得られる。
第２図はこのような従来の積分装置の振幅特性を示す図
である。ディジタルフィルタが正規化周波数０〜πとπ
〜２πの領域において、振幅特性がπを中心として対称
になることと、正規化周波数πにおいてＨｏ（Ｚ−１）
が有限値を有することから、従来の積分装置では第２図
に見られるように対数周波数に対して、特性が一２０ｄ
Ｂ／ｄｅｃａｄｅ の正しい傾きを示しておらず、従っ
て積分特性が良くないという欠点があった。
である。ディジタルフィルタが正規化周波数０〜πとπ
〜２πの領域において、振幅特性がπを中心として対称
になることと、正規化周波数πにおいてＨｏ（Ｚ−１）
が有限値を有することから、従来の積分装置では第２図
に見られるように対数周波数に対して、特性が一２０ｄ
Ｂ／ｄｅｃａｄｅ の正しい傾きを示しておらず、従っ
て積分特性が良くないという欠点があった。
また、その特性を補正して、−２０ｄ Ｂ ／ｄ ｅ
ｃ ａ ｄ ｅの傾きをより正しく得ようとするとＨ６
（Ｚ ）の次数を高くしなければならず、積分装置が非
常に複雑なものとなって経済性を損うという欠点があっ
た。
ｃ ａ ｄ ｅの傾きをより正しく得ようとするとＨ６
（Ｚ ）の次数を高くしなければならず、積分装置が非
常に複雑なものとなって経済性を損うという欠点があっ
た。
本発明はこれらの欠点を解決するため、簡潔な構成で実
現可能であって、かつ、特性の良い積分装置を提供する
ことを目的とするものである０ 以下図面について詳細に説明する。
現可能であって、かつ、特性の良い積分装置を提供する
ことを目的とするものである０ 以下図面について詳細に説明する。
第３図は本発明の１実施例のブロック図であって、８は
入力端子、９は加算器、１０は遅延器、１１は係数器、
１２は出力端子を示している。
入力端子、９は加算器、１０は遅延器、１１は係数器、
１２は出力端子を示している。
第３図において、遅延器１０は入力された信号を１クロ
ツク（Ｔ秒）だけ遅延して出力し、係に 数器１１は入力された信号な７倍して出力する。
ツク（Ｔ秒）だけ遅延して出力し、係に 数器１１は入力された信号な７倍して出力する。
第３図の積分装置は加算器９に入力端子８からの入力信
号と、１クロツク分の遅延を受けた加算器９自身の出力
が加えられるので、その伝達関数は次式で与えられる。
号と、１クロツク分の遅延を受けた加算器９自身の出力
が加えられるので、その伝達関数は次式で与えられる。
Ｈ（Ｚ ）＝−（１＋Ｚ ＋Ｚ ＋・・・・・・）一！
＝−／１−Ｚ ・・・・・・・・・・・・・・・・・・
（３）（３）式においてＺ−１＝ｅ−Ｊω、ただしω
は正規化周波数と置くことにより周波数特性が次式のよ
うにまる。
（３）（３）式においてＺ−１＝ｅ−Ｊω、ただしω
は正規化周波数と置くことにより周波数特性が次式のよ
うにまる。
（４）式の右辺はド・モアプルの定理から次のように変
形できる。
形できる。
（５）式よシ本積分装置においては位相特性が正規化周
波数ωに対して線形で１、その群遅延が一定であること
が分かる。
波数ωに対して線形で１、その群遅延が一定であること
が分かる。
第４図は本発明による積分装置の１実施例の振幅特性を
示す図である。第４図に見られるようにω＝０において
極を有していて従来より積分特性が優れており、また−
２０ ｄＢ ／ ｄｅｃａｄｅの良好な傾斜特性を示し
ている。
示す図である。第４図に見られるようにω＝０において
極を有していて従来より積分特性が優れており、また−
２０ ｄＢ ／ ｄｅｃａｄｅの良好な傾斜特性を示し
ている。
以上本発明について、積分装置を構成する各部がそれぞ
れ独立した回路を有する場合の実施例について説明した
が、本発明は、また、データをメモリまたはレジスタに
格絡して一定時間後に読み出すことによシ遅延時間を与
える等の処理と加算、乗算をマイクロプロセッサにより
実施せしめることによシ実現することも容易に行なえる
ものである。
れ独立した回路を有する場合の実施例について説明した
が、本発明は、また、データをメモリまたはレジスタに
格絡して一定時間後に読み出すことによシ遅延時間を与
える等の処理と加算、乗算をマイクロプロセッサにより
実施せしめることによシ実現することも容易に行なえる
ものである。
まだ本積分装置の入力側にアナログ・ゲイジタル変換器
を付せば、アナログデータの積分値をディジタル値で得
ることが出来、積分器の出力側にディジタル・アナログ
変換器を付せばディジタルデータの積分値をアナログ量
として得ることか可能である。また入力側にアナログ会
ディジタル変換器を、出力側にディジタル−アナログ変
換器を付すことによりアナログデータをディジタル処理
してアナログ量の積分値を得ることか出来る。
を付せば、アナログデータの積分値をディジタル値で得
ることが出来、積分器の出力側にディジタル・アナログ
変換器を付せばディジタルデータの積分値をアナログ量
として得ることか可能である。また入力側にアナログ会
ディジタル変換器を、出力側にディジタル−アナログ変
換器を付すことによりアナログデータをディジタル処理
してアナログ量の積分値を得ることか出来る。
以上説明したように、本発明のディジタル積分装置は、
積分特性が正規化周波数ωに対し、ｃｏｓ−で与えられ
る振１１＠特性を有し、−２０ｄＢ／ｄｅｃａｄｅの積
分特性を一次の次数で広帯域にわたシ高い近似度で得る
ことができるという利点を有する。
積分特性が正規化周波数ωに対し、ｃｏｓ−で与えられ
る振１１＠特性を有し、−２０ｄＢ／ｄｅｃａｄｅの積
分特性を一次の次数で広帯域にわたシ高い近似度で得る
ことができるという利点を有する。
また、−次の次数は１＋Ｚ の形式で与えられるため、
装置構成が極めて簡単になる利点がある。
装置構成が極めて簡単になる利点がある。
一方、位相特性は、ωに対し仔形であシ群遅延が全周波
数にわたって一定となる利点を有する。
数にわたって一定となる利点を有する。
第１図は従来の積分装置のブロック図、第２図は従来の
積分装置の振幅特性を示す図、第３図は本発明の１実施
例のブロック図、第４図は本発明による積分装置の１実
施例の振幅特性を示す図である。 １．８・・・・・・・・・入力端子、２，３．９・・・
・・・・・・加算器、４．１０・・・・・・・・・遅延
器、５，６．１１・・・・・・・・・係数器、７．１２
・・・・・・・・・出力端子代理人 弁理士 本 間
素 振２図 ｌＱ θＩＸ ）Ｃ２，π′ □正規北角川洩用 （対数四基） 第 ３ ＠ 〃り 第４ 図 ０．１７ＣＸ ２冗 □正規北Ｍ阿洩数（対数目盛）
積分装置の振幅特性を示す図、第３図は本発明の１実施
例のブロック図、第４図は本発明による積分装置の１実
施例の振幅特性を示す図である。 １．８・・・・・・・・・入力端子、２，３．９・・・
・・・・・・加算器、４．１０・・・・・・・・・遅延
器、５，６．１１・・・・・・・・・係数器、７．１２
・・・・・・・・・出力端子代理人 弁理士 本 間
素 振２図 ｌＱ θＩＸ ）Ｃ２，π′ □正規北角川洩用 （対数四基） 第 ３ ＠ 〃り 第４ 図 ０．１７ＣＸ ２冗 □正規北Ｍ阿洩数（対数目盛）
Claims (1)
- ディジタル値の２倍号を加算する手段と、その加算結果
を一定時間遅延させた後、該加算手段の一方の入力とし
て印加する手段と、該加算結果に一定数を乗じて得た値
を出力する手段とを設け、該加算手段の他の一方の入力
として外部よシデイジタル値の信号を前記加算結果を遅
延せしめる時間たる一定時間と等しい時間間隔で印加す
ることによシ、該ディジタル値の信号の積分値を前記出
力として得ることを特徴とするディジタル積分装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15646383A JPS6048610A (ja) | 1983-08-29 | 1983-08-29 | デイジタル積分装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15646383A JPS6048610A (ja) | 1983-08-29 | 1983-08-29 | デイジタル積分装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6048610A true JPS6048610A (ja) | 1985-03-16 |
Family
ID=15628295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15646383A Pending JPS6048610A (ja) | 1983-08-29 | 1983-08-29 | デイジタル積分装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0538935U (ja) * | 1991-10-30 | 1993-05-25 | 住友電装株式会社 | フレキシブルプリント配線板 |
-
1983
- 1983-08-29 JP JP15646383A patent/JPS6048610A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0538935U (ja) * | 1991-10-30 | 1993-05-25 | 住友電装株式会社 | フレキシブルプリント配線板 |
| JP2549583Y2 (ja) * | 1991-10-30 | 1997-09-30 | 住友電装株式会社 | フレキシブルプリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9935645B1 (en) | Analog-to-digital converter non-linearity correction using coefficient transformation | |
| EP0450335A1 (en) | Digital interpolation circuitry | |
| JPH0656942B2 (ja) | デジタル信号用遅延回路 | |
| EP0230310A3 (en) | Velocity error correcting circuit | |
| JPS6048610A (ja) | デイジタル積分装置 | |
| JPH0221712A (ja) | 標本化周波数変換装置 | |
| US7002997B2 (en) | Interpolation filter structure | |
| JP3041932B2 (ja) | サンプルレート変換回路 | |
| JP3331455B2 (ja) | 複素サンプリング回路 | |
| JPS63252017A (ja) | Ｄａ変換器 | |
| JPH0738566B2 (ja) | デイジタルフイルタ | |
| JPH0710411Y2 (ja) | 信号発生器 | |
| JPH0479420A (ja) | △σａ／ｄ変換器 | |
| JP2000022544A (ja) | Ｄ／ａ変換装置 | |
| JPH0226403B2 (ja) | ||
| JP2961732B2 (ja) | ディジタルフィードバック回路 | |
| JP3036030B2 (ja) | ノイズシェーピング型量子化器 | |
| SU1202068A1 (ru) | Формирователь цифрового частотно-модулированного сигнала | |
| JPS617717A (ja) | 非巡回形デイジタルフイルタ | |
| JP2913648B2 (ja) | 無限インパルス応答形デジタルフィルタ | |
| JPH0322091B2 (ja) | ||
| JPH03242024A (ja) | Ｄ／ａ変換方法 | |
| JP2525218B2 (ja) | 積分回路 | |
| JPS63296512A (ja) | くし形フィルタ | |
| JPS6320050B2 (ja) |