JP3036030B2 - ノイズシェーピング型量子化器 - Google Patents
ノイズシェーピング型量子化器Info
- Publication number
- JP3036030B2 JP3036030B2 JP2240901A JP24090190A JP3036030B2 JP 3036030 B2 JP3036030 B2 JP 3036030B2 JP 2240901 A JP2240901 A JP 2240901A JP 24090190 A JP24090190 A JP 24090190A JP 3036030 B2 JP3036030 B2 JP 3036030B2
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- circuit
- noise shaping
- output
- shaping type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は語長の長いデジタル信号を高速サンプリング
された語長の短いデジタル信号に変換する量子化器に関
する。
された語長の短いデジタル信号に変換する量子化器に関
する。
従来の技術 近年、デジタル信号処理技術の向上により従来アナロ
グ処理されていた信号がデジタル処理化されてきてい
る。これに伴い、デジタルアナログ変換器の高性能化，
ローコスト化がさらに重要となってきている。このため
に、ノイズシェーピング型の量子化器がよく用いられて
いる。第３図にその一例を示す。
グ処理されていた信号がデジタル処理化されてきてい
る。これに伴い、デジタルアナログ変換器の高性能化，
ローコスト化がさらに重要となってきている。このため
に、ノイズシェーピング型の量子化器がよく用いられて
いる。第３図にその一例を示す。
第３図において、７は入力信号１を再量子化し、出力
信号２を得るための局部量子化器、４は局部量子化器７
において付加される再量子化誤差８（Vq）を計算するた
めの減算器である。そして５は再量子化誤差８（Vq）を
順次遅延させるためのレジスタ、６はレジスタ５の出力
にそれぞれ所定の係数を掛け合わせるための乗算器、３
は乗算器６の出力を全て入力信号１に加え合わせるため
の加算器である。そしてレジスタ５と、乗算器６と、加
算器３によって、帰還回路９が構成される。
信号２を得るための局部量子化器、４は局部量子化器７
において付加される再量子化誤差８（Vq）を計算するた
めの減算器である。そして５は再量子化誤差８（Vq）を
順次遅延させるためのレジスタ、６はレジスタ５の出力
にそれぞれ所定の係数を掛け合わせるための乗算器、３
は乗算器６の出力を全て入力信号１に加え合わせるため
の加算器である。そしてレジスタ５と、乗算器６と、加
算器３によって、帰還回路９が構成される。
以上のように構成された従来のノイズシェーピング型
量子化器について、以下その動作を説明する。
量子化器について、以下その動作を説明する。
まず局部量子化器７によって付加された再量子化誤差
８（Vq）はレジスタ５によってそれぞれ遅延され、Z-1V
q,Z-2Vq,Z-3Vqとなる。そして乗算器６によって個々の
係数を掛け合わせる事により、その出力はそれぞれ−3Z
-1Vq,＋3Z-2Vq,−Z-3Vqとなる。そしてこれら乗算器６
の出力を加算器３により入力信号１（IN）に加える事に
よって、局部量子化器７の入力信号10（QIN）は下式の
ようになる。
８（Vq）はレジスタ５によってそれぞれ遅延され、Z-1V
q,Z-2Vq,Z-3Vqとなる。そして乗算器６によって個々の
係数を掛け合わせる事により、その出力はそれぞれ−3Z
-1Vq,＋3Z-2Vq,−Z-3Vqとなる。そしてこれら乗算器６
の出力を加算器３により入力信号１（IN）に加える事に
よって、局部量子化器７の入力信号10（QIN）は下式の
ようになる。
QIN＝IN＋（−3Z-1＋3Z-2−Z-3）Vq そして局部量子化器７によって、局部量子化器７の入
力信号10（QIN）に対して、再量子化誤差（Vq）が付加
され、出力信号２を得る。従って出力信号２（OUT1）は
下式のようになり、第３図のノイズシェーピング型量子
化器は、全体として３次のノイズシェーピング特性とな
る。
力信号10（QIN）に対して、再量子化誤差（Vq）が付加
され、出力信号２を得る。従って出力信号２（OUT1）は
下式のようになり、第３図のノイズシェーピング型量子
化器は、全体として３次のノイズシェーピング特性とな
る。
OUT1＝IN＋（１−3Z-1＋3Z-2−Z-3）Vq ＝IN＋（１−Z-1）3Vq 次に局部量子化器７の量子化ステップを2Pとすると、
第３図に示したノイズシェーピング型量子化器が、発振
を起こさない限り、その再量子化誤差８（Vq）は常に−
Ｐ〜＋Ｐの範囲となる。そして第４図に示したように、
帰還回路９のゲインは最大７倍となるため、帰還回路９
は−7P〜＋7Pの値を出力する。なお第４図におけるFsと
は、第３図に示したノイズシェーピング型量子化器の、
動作クロック信号周波数であり、レジスタ５の遅延量を
Ｄとすると、下記の式が成り立つ。
第３図に示したノイズシェーピング型量子化器が、発振
を起こさない限り、その再量子化誤差８（Vq）は常に−
Ｐ〜＋Ｐの範囲となる。そして第４図に示したように、
帰還回路９のゲインは最大７倍となるため、帰還回路９
は−7P〜＋7Pの値を出力する。なお第４図におけるFsと
は、第３図に示したノイズシェーピング型量子化器の、
動作クロック信号周波数であり、レジスタ５の遅延量を
Ｄとすると、下記の式が成り立つ。
Fs＝1/D 今、仮に入力信号１の振幅が−4P〜＋4Pであるとする
と、局部量子化器７の入力信号10（QIN）は−11P〜＋11
Pとなる。従って局部量子化器７の出力は−10P〜＋10P
となり、その出力階調は11値となる。
と、局部量子化器７の入力信号10（QIN）は−11P〜＋11
Pとなる。従って局部量子化器７の出力は−10P〜＋10P
となり、その出力階調は11値となる。
発明が解決しようとする課題 しかしながら上記のような構成では、全体としての出
力の階調が多くなるため、ノイズシェーピング型量子化
器の後段にD/A変換器としてPWM（パルス幅変換）回路を
接続する場合、その動作クロックが非常に高くなってし
まい、歪率やS/N等のアナログ性能が劣化する等の問題
点があった。
力の階調が多くなるため、ノイズシェーピング型量子化
器の後段にD/A変換器としてPWM（パルス幅変換）回路を
接続する場合、その動作クロックが非常に高くなってし
まい、歪率やS/N等のアナログ性能が劣化する等の問題
点があった。
課題を解決するための手段 上記課題を解決するために本発明によるノイズシェー
ピング型量子化器は、入力信号の再量子化を行う局部量
子化器と、局部量子化器において発生する再量子化誤差
を出力する加算もしくは減算回路と、加算もしくは減算
回路の出力に、所定の伝達関数Ｈ（Ｚ）を掛け合わせる
帰還回路を有し、帰還回路の出力を入力信号に帰還する
ように構成され、所定の伝達関数Ｈ（Ｚ）を とするように構成されたものである。
ピング型量子化器は、入力信号の再量子化を行う局部量
子化器と、局部量子化器において発生する再量子化誤差
を出力する加算もしくは減算回路と、加算もしくは減算
回路の出力に、所定の伝達関数Ｈ（Ｚ）を掛け合わせる
帰還回路を有し、帰還回路の出力を入力信号に帰還する
ように構成され、所定の伝達関数Ｈ（Ｚ）を とするように構成されたものである。
作用 本発明は上記した構成によって、帰還回路によって帰
還される信号の振幅を減らす事により、全体の出力の階
調を減らす事ができる。
還される信号の振幅を減らす事により、全体の出力の階
調を減らす事ができる。
実施例 第１図に本発明によるノイズシェーピング型量子化器
の実施例を示す。第１図において、加算器３、減算器
４、レジスタ５、乗算器６、局部量子化器７は第３図に
示したのと同じ物である。さらに乗算器６、加算器３、
減算器４と、２個のレジスタ５によって、IIR回路12が
構成され、IIR回路12と乗算器６の並列回路およびレジ
スタ５によって帰還回路11が構成される。
の実施例を示す。第１図において、加算器３、減算器
４、レジスタ５、乗算器６、局部量子化器７は第３図に
示したのと同じ物である。さらに乗算器６、加算器３、
減算器４と、２個のレジスタ５によって、IIR回路12が
構成され、IIR回路12と乗算器６の並列回路およびレジ
スタ５によって帰還回路11が構成される。
以上のように構成された本発明の実施例のノイズシェ
ーピング型量子化器について、以下その動作を説明す
る。
ーピング型量子化器について、以下その動作を説明す
る。
まず従来例について説明したのと同様に、局部量子化
器７によって付加された再量子化誤差８（Vq）は、レジ
スタ５によって一定量遅延され、IIR回路12と乗算器６
に入力される。IIR回路12の伝達関数Ｒ（Ｚ）は下式に
よって示される。
器７によって付加された再量子化誤差８（Vq）は、レジ
スタ５によって一定量遅延され、IIR回路12と乗算器６
に入力される。IIR回路12の伝達関数Ｒ（Ｚ）は下式に
よって示される。
従って帰還回路11全体の伝達関数Ｈ（Ｚ）は下式とな
る。
る。
そして上記帰還回路11の出力を加算器３により入力信
号１（IN）に加える事によって、局部量子化器７の入力
信号10（QIN）は下式のようになる。
号１（IN）に加える事によって、局部量子化器７の入力
信号10（QIN）は下式のようになる。
さらに局部量子化器７によって、上記局部量子化器７
の入力信号10（QIN）に対して、再量子化誤差８（Vq）
が付加され、出力信号13を得る。従って出力信号13（OU
T2）は下式のようになり、第１図のノイズシェーピング
型量子化器は、全体として３次のノイズシェーピング特
性に（１−Z-1＋0.5Z-2）という分母の項を掛け合わせ
たものとなる。
の入力信号10（QIN）に対して、再量子化誤差８（Vq）
が付加され、出力信号13を得る。従って出力信号13（OU
T2）は下式のようになり、第１図のノイズシェーピング
型量子化器は、全体として３次のノイズシェーピング特
性に（１−Z-1＋0.5Z-2）という分母の項を掛け合わせ
たものとなる。
次に従来例と同様に、局部量子化器７の量子化ステッ
プを2Pとすると、その再量子化誤差８（Vq）は常に−Ｐ
〜＋Ｐの範囲となる。そして第２図に示したように、帰
還回路11のゲインは最大2.6倍であるため、帰還回路11
の出力は−2.6P〜＋2.6Pとなる。なお第２図におけるFs
とは、第４図におけるそれと同じである。従来例と同様
に入力信号１の振幅を−4P〜＋4Pとすると、局部量子化
器７の入力信号10（QIN）は−6.6P〜＋6.6Pとなる。こ
の時、局部量子化器７の出力は−6P〜＋6Pとなり、その
出力階調は７値となる。
プを2Pとすると、その再量子化誤差８（Vq）は常に−Ｐ
〜＋Ｐの範囲となる。そして第２図に示したように、帰
還回路11のゲインは最大2.6倍であるため、帰還回路11
の出力は−2.6P〜＋2.6Pとなる。なお第２図におけるFs
とは、第４図におけるそれと同じである。従来例と同様
に入力信号１の振幅を−4P〜＋4Pとすると、局部量子化
器７の入力信号10（QIN）は−6.6P〜＋6.6Pとなる。こ
の時、局部量子化器７の出力は−6P〜＋6Pとなり、その
出力階調は７値となる。
発明の効果 以上に述べたように本発明によるノイズシェーピング
型量子化器は、入力信号の再量子化を行う局部量子化器
と、上記局部量子化器において発生する再量子化誤差を
出力する加算もしくは減算回路と、上記加算もしくは減
算回路の出力に、所定の伝達関数Ｈ（Ｚ）を掛け合わせ
る帰還回路を有し、上記帰還回路の出力を入力信号に帰
還するように構成され、上記所定の伝達関数Ｈ（Ｚ）を とした事により、帰還回路によって帰還される信号の振
幅を減らし、これによって全体の出力の階調を減らす事
ができる。
型量子化器は、入力信号の再量子化を行う局部量子化器
と、上記局部量子化器において発生する再量子化誤差を
出力する加算もしくは減算回路と、上記加算もしくは減
算回路の出力に、所定の伝達関数Ｈ（Ｚ）を掛け合わせ
る帰還回路を有し、上記帰還回路の出力を入力信号に帰
還するように構成され、上記所定の伝達関数Ｈ（Ｚ）を とした事により、帰還回路によって帰還される信号の振
幅を減らし、これによって全体の出力の階調を減らす事
ができる。
そして、出力階調を減らす事により、ノイズシェーピ
ング型量子化器の後段にD/A変換器としてPWM回路を接続
する場合にそのPWM変換器が必要とするクロック周波数
を低くすることができ、また、出力信号の中に含まれる
入力信号成分の比率が大きくなることによりD/A変換後
の出力振幅が上がるため、結果として歪率やS/N等のア
ナログ性能が向上できる。
ング型量子化器の後段にD/A変換器としてPWM回路を接続
する場合にそのPWM変換器が必要とするクロック周波数
を低くすることができ、また、出力信号の中に含まれる
入力信号成分の比率が大きくなることによりD/A変換後
の出力振幅が上がるため、結果として歪率やS/N等のア
ナログ性能が向上できる。
第１図は本発明の実施例のノイズシェーピング型量子化
器の構成を示すブロック図、第２図は本発明の実施例に
おける帰還回路のゲイン特性を示す特性曲線図、第３図
は従来のノイズシェーピング型量子化器の構成を示すブ
ロック図、第４図は従来例における帰還回路のゲイン特
性を示す特性曲線図である。 ３……加算器、４……減算器、５……レジスタ、６……
乗算器、７……局部量子化器、11……帰還回路、12……
IIR回路。
器の構成を示すブロック図、第２図は本発明の実施例に
おける帰還回路のゲイン特性を示す特性曲線図、第３図
は従来のノイズシェーピング型量子化器の構成を示すブ
ロック図、第４図は従来例における帰還回路のゲイン特
性を示す特性曲線図である。 ３……加算器、４……減算器、５……レジスタ、６……
乗算器、７……局部量子化器、11……帰還回路、12……
IIR回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02
Claims (2)
- 【請求項１】入力信号の再量子化を行う局部量子化器
と、前記局部量子化器において発生する再量子化誤差を
出力する加算回路、若しくは減算回路と、前記加算回
路、若しくは減算回路の出力に所定の伝達関数Ｈ（Ｚ）
を掛け合わせる帰還回路を有し、上記帰還回路の出力を
入力信号に帰還するように構成され、上記所定の伝達関
数Ｈ（Ｚ）を とする事を特徴とするノイズシェーピング型量子化器。 - 【請求項２】帰還回路は、２個のレジスタと１個の乗算
器と２個の加減算器によって構成されたIIR（Infinite
Impulse Response）回路と、所定の係数を掛け合わせる
乗算器と、前記IIR回路の出力と前記乗算器の出力とを
加減算する加減算器と、前記IIR回路と前記乗算器によ
って構成された並列回路の入力部若しくは出力部に設け
られたレジスタによって構成される事を特徴とする特許
請求の範囲第１項記載のノイズシェーピング型量子化
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2240901A JP3036030B2 (ja) | 1990-09-10 | 1990-09-10 | ノイズシェーピング型量子化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2240901A JP3036030B2 (ja) | 1990-09-10 | 1990-09-10 | ノイズシェーピング型量子化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04119711A JPH04119711A (ja) | 1992-04-21 |
| JP3036030B2 true JP3036030B2 (ja) | 2000-04-24 |
Family
ID=17066366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2240901A Expired - Fee Related JP3036030B2 (ja) | 1990-09-10 | 1990-09-10 | ノイズシェーピング型量子化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036030B2 (ja) |
-
1990
- 1990-09-10 JP JP2240901A patent/JP3036030B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04119711A (ja) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467316A (en) | Generalized interpolative method for digital/analog conversion of PCM signals | |
| US5777912A (en) | Linear phase finite impulse response filter with pre-addition | |
| JP2543095B2 (ja) | オ―バ―サンプリング型ｄ／ａ変換器 | |
| EP0890221B1 (en) | Conversion of a pcm signal into a upwm signal | |
| EP0188332B1 (en) | Digital-to-analog converter and method relating thereto | |
| EP0476973B1 (en) | Noise shaping circuit | |
| US4859883A (en) | Digital circuit arrangement for quantization-noise reduction | |
| JP3290314B2 (ja) | ３つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム | |
| EP0546920B1 (en) | Method and circuit for noise shaping | |
| US6515601B2 (en) | Noise shaper | |
| JP3036030B2 (ja) | ノイズシェーピング型量子化器 | |
| JPH07162312A (ja) | ノイズシェイパ | |
| JP2002530989A (ja) | シグマ−デルタｄ／ａコンバータ | |
| JP3036074B2 (ja) | 多段ノイズシェーピング型量子化器 | |
| US5361221A (en) | Residue calculation circuit | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| US5177699A (en) | Analogue-to-digital converter having two decimate filter circuits receiving output of a front end which is bit shifted down in being applied to one of the filter circuits | |
| JP2556723B2 (ja) | 量子化器 | |
| JPH04119712A (ja) | ノイズシェーピング型量子化器 | |
| JP2621721B2 (ja) | ノイズシェーピング方法及び回路 | |
| JP2674029B2 (ja) | ディジタル・フィルタ装置 | |
| JPH08107362A (ja) | ノイズシェーピング型再量子化器 | |
| JPH04320112A (ja) | ノイズシェーピング型量子化器 | |
| JPH04119710A (ja) | ノイズシェーピング型量子化器 | |
| KR930018843A (ko) | 델타·시그마형 d/a 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |