JP2674029B2 - ディジタル・フィルタ装置 - Google Patents

ディジタル・フィルタ装置

Info

Publication number
JP2674029B2
JP2674029B2 JP62204987A JP20498787A JP2674029B2 JP 2674029 B2 JP2674029 B2 JP 2674029B2 JP 62204987 A JP62204987 A JP 62204987A JP 20498787 A JP20498787 A JP 20498787A JP 2674029 B2 JP2674029 B2 JP 2674029B2
Authority
JP
Japan
Prior art keywords
filter
noise
output
noise shaping
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62204987A
Other languages
English (en)
Other versions
JPS6449310A (en
Inventor
正之 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62204987A priority Critical patent/JP2674029B2/ja
Publication of JPS6449310A publication Critical patent/JPS6449310A/ja
Application granted granted Critical
Publication of JP2674029B2 publication Critical patent/JP2674029B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。 A.産業上の利用分野 B.発明の概要 C.従来の技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作 用 G.実施例 G−1.第1の実施例の概略構成(第1図) G−1.ノイズ・シェイピング・フィルタの具体例(第2
図〜第4図) G−3.比較例(第5図〜第7図) G−4.他の実施例(第8図、第9図) H.発明の効果 A.産業上の利用分野 本発明は、ディジタル・フィルタ装置に関し、特に、
オーバー・サンプリング・フィルタの出力側にノイズ・
シェイピング・フィルタを設けて成るディジタル・フィ
ルタ装置に関する。 B.発明の概要 本発明は、オーバー・サンプリング出力にノイズ・シ
ェイピングを施すことでノイズを必要帯域よりも高域側
に集中させ、必要帯域でのS/N改善を図る際に、ノイズ
・シェイピング・フィルタとして、特性に極を有するII
Rディジタル・フィルタを用いることにより、簡単な構
成で急峻なノイズ・シェイピング特性を実現し、必要帯
域でのS/N改善量を容易に増大させ得るようなディジタ
ル・フィルタ装置を提供するものである。 C.従来の技術 一般に、ディジタル信号のアナログ信号に変換する際
のDA変換器の精度を実質的に高めたい場合やノイズの低
減を図りたい場合に、オーバー・サンプリングとノイズ
・シェイピングとを組み合わせてノイズを必要帯域より
も高域側に集中させることで、実質的に必要帯域でのS/
Nを増加させることができる。 オーバー・サンプリングとは、入力ディジタル信号
を、サンプリング周波数fSのm倍(mは整数)の周波数
mfSのクロックでサンプリングした形態のディジタル信
号に変換する処理である。また、ノイズ・シェイピング
とは、入力ディジタル信号を再量子化する際の量子化ノ
イズを予測フィルタ等を介して入力側に帰還することに
より、該ノイズのスペクトラム分布を変化させ、例えば
高域側に集中させる処理である。 ここで、上述のようなオーバー・サンプリングにノイ
ズ・シェイピングを組み合わせたディジタル・フィルタ
装置の従来例について、第10図を参照しながら説明す
る。 この第10図において、入力端子1からの入力ディジタ
ル信号は、該入力ディジタル信号をサンプリング周波数
のm倍の周波数でサンプリングした形態のディジタル信
号に変換するオーバー・サンプリング・フィルタ2に供
給されている。このオーバー・サンプリング・フィルタ
2は、上記入力ディジタル信号のサンプリグ周期の1/m
をそれぞれ遅延時間とする複数個、例えばn個の遅延素
子31〜3nが直列に接続され、これらの遅延素子31〜3n
入出力に対してそれぞれ係数k0〜knを乗算するための例
えばn+1個の係数乗算器40〜4nからの各出力を、加算
器5で加算するような、いわゆるFIR(有限インパルス
応答)フィルタの構成を有している。このオーバー・サ
ンプリング・フィルタ2の加算器5からの出力X(z)
は、ノイズ・シェイピング・フィルタ10の入力端子11に
送られる。 このノイズ・シェイピング・フィルタ10は、上記端子
11に供給された上記信号X(z)が加算器12を介して量
子化器13に送られて再量子化され、加算器14により量子
化器13の入出力間の誤差(量子化誤差、ノイズ)E
(z)がとられて、この誤差あるいはノイズE(z)
が、予測器15を介して加算器12に減算信号として送られ
る構成を有している。このような構成のノジズ・シェイ
ピング・フィルタ10において、量子化器13から出力端子
16を介して取り出される出力(z)は、 (z)=X(z)+E(z)(1−P(z)) となる。ここで上記式中のP(z)は予測器15の伝達関
数である。このようなノイズ・シェイピング・フィルタ
10の伝達特性においては、零点のみしか設定できず、1
−P(z)の根が零点となる。 D.発明が解決しようとする問題点 ところで、上述のようなオーバー・サンプリング・フ
ィルタ2と共に用いられるノイズ・シェイピング・フィ
ルタ10には、従来より1次程度のFIRフィルタが使用さ
れているが、必要な帯域内でのS/N改善量をさらに増大
させるためには、さらに急峻なノイズ・シェイピング特
性が必要とされる。この急峻なノイズ・シェイピング特
性を実現するためには、上記FIR構成のフィルタ10の場
合では次数を高くすることが必要となり、演算量が多
く、ハードウェア構成が複雑化するという欠点がある。 本発明は、このような実情に鑑みてなされたものであ
り、オーバー・サンプリング・フィルタとノイズ・シェ
イピング・フィルタと組み合わせて成るディジタル・フ
ィルタ装置であって、比較的簡単な構成にて急峻なノイ
ズ・シェイピング特性を得ることができ、必要な帯域内
でのS/N改善量をさらに増大させることができるような
ディジタル・フィルタ装置の提供を目的とする。 E.問題点を解決するための手段 本発明に係るディジタル・フィルタ装置は、上述の問
題点を解決するために、入力ディジタル信号をサンプリ
グ周波数の整数倍の周波数でサンプリングしたディジタ
ル信号に変換するオーバー・サンプリング・フィルタ
と、このオーバー・サンプリング・フィルタの出力を再
量子化して量子化ノイズのスペクトラム分布を高域側に
集中させるノイズ・シェイピング・フィルタとを有し、
上記ノイズ・シェイピング・フィルタは、上記オーバー
・サンプリング・フィルタの出力ディジタル信号を入力
信号として再量子化する再量子化手段と、上記再量子化
手段の入力信号と出力信号とを演算してノイズ成分を得
る加算手段と、上記加算手段のノイズ成分が供給され、
上記再量子化手段の入力側に帰還するノイズ・フィード
バック手段と、上記ノイズ・フィードバック手段に設け
られ、該ノイズ・フィードバック手段の出力信号の一部
を上記加算手段からのノイズ成分に加算するための局部
フィードバック手段とから構成されることを特徴として
いる。 F.作 用 オーバー・サンプリングされたディジタル信号にノイ
ズ・シェイピング処理を施すフィルタとして、伝達特性
に零点と極とを有するような、いわゆるIIR(無限イン
パルス応答)フィルタを用いることにより、簡単な回路
構成で急峻なノイズ・シェイピング特性を得ることがで
き、必要帯域内でのS/Nを大幅に改善できる。 G.実施例 G−1.第1の実施例の概略構成(第1図) 第1図は、本発明の第1の実施例となるディジタル・
フィルタ装置の概略構成を示すブロック回路図である。 この第1図において、入力端子1に供給されたディジ
タル入力信号は、オーバー・サンプリング・フィルタ2
に送られている。このオーバー・サンプリング・フィル
タ2は、複数個、例えばn個の遅延素子31〜3nの直列接
続回路と、この直列接続回路の各遅延素子31〜3nの入出
力の全てに対してそれぞれ係数k0〜knを乗算するための
n+1個の係数乗算器40〜4nと、これらの各係数乗算器
40〜4nからの出力を加算するための加算器5とから成
る、いわゆるFIR(有限インパルス応答)フィルタの構
成を有している。このオーバー・サプリング・フィルタ
2は、上記ディジタル入力信号のサンプリング周波数fS
の整数倍、例えばm倍の周波数mfSでサンプリングした
形態のディジタル信号に変換するためのものであり、各
素子は周波数mfS(fSは上記サンプリング周波数)のク
ロックを基準として動作し、各遅延素子31〜3nの遅延時
間は、いずれも上記入力ディジタル信号のサンプリング
周期の1/mとなっている。このオーバー・サンプリング
・フィルタ2の加算器5からの出力X(z)は、ノイズ
・シェイピング・フィルタ20の入力端子21に送られてい
る。 ここでこの第1図に示すノズ・シェイピング・フィル
タ20は、本発明者が共に特開昭61−84914号公報におい
て開示したものである。このノイズ・シェイピング・フ
ィルタ20において、入力端子21に供給された上記信号X
(z)は、加算器22を介して量子化器23に送られて再量
子化され、出力端子24に送られる。加算器25は、量子化
器23の出力から同入力を減算することにより、いわゆる
量子化誤差あるいは量子化ノイズE(z)を得るように
している。この誤差あるいはノイズE(z)は、加算器
26、予測器27、28及び加算器29より成る回路部を介して
加算器22に減算信号として送られて、いわゆるノイズ・
フィード・バックがなされることにより、全体としてノ
イズ・シェイピング特性が得られるようになっている。
このようなノイズ・シェイピングが施され量子化器23か
ら出力された出力信号(z)が出力端子24より取り出
される。 次に、上記加算器26、予測器27、28及び加算器29より
成る回路部は、一種のいわゆるIIR(無限インパルス応
答)フィルタの構成を有している。すなわち、加算器26
は、上記加算器25からのノイズE(z)と、伝達関数が
R(z)の予測器27からの出力とを加算するものであ
り、この加算器26からの出力E′(z)は、上記予測器
27及び伝達関数がR(z)の予測器28にそれぞれ供給さ
れている。これによって、予測器27からの出力を加算器
26に帰還するような局部的なフィードバック・ループが
形成される。加算器29は、予測器28からの出力より予測
器27からの出力を減算するものであり、この加算器29か
らの出力(z)が、上記加算器22に減算信号として送
られている。 以上のようなノイズ・シェイピング・フィルタ20の伝
達特性について考察すると、加算器22からの出力をD
(z)とするとき、 X(z)−(z)=D(z) D(z)+E(z)=(z) ∴(z)=X(z)−(z)+E(z) ・・・ また、 E(z)+R(z)・E′(z)=E′(z) ∴E′(z)=E(z)/(1−R(z)) ・・・となる。従って、ノイズ・シェイピング・フィルタ20の
伝達特性は、上記式を式に代入して整理することに
より求めることができ、となる。この式により、出力信号(z)中のノイズ
成分については、量子化器23で付加された上記ノイズE
(z)が(1−P(z))/(1−R(z))の伝達特
性のフィルタで処理されてノイズ・シェイピングされて
いることがわかる。すなわち、ノイズ・シェイピング・
フィルタは、1−P(z)=0の根に零点を持ち、1−
R(z)=0の根に極を持つことから、比較的低い次数
の簡単なフィルタ構成で、急峻なノイズ・シェイピング
特性を実現できる。 G−2.ノイズ・シェイピング・フィルタの具体例(第2
図〜第4図) 次に、第2図は、上記第1図中のノイズ・シェイピン
グ・フィウタ20の具体的な構成例を示すものであり、特
に予測器27、28の部分を具体化している。 この第2図において、予測器27は、予測器28と共用の
遅延素子31、32と、これらの出力側に設けられた係数乗
算器33、34と、これらの乗算器33、34からの各出力を加
算する加算器35とから成っている。各遅延素子31、32
は、それぞれ1サンプル周期(ただし、上記オーバー・
サンプリング後のサンプル周期)の遅延時間を有してお
り、係数乗算器33、34の乗算係数は、それぞれK1、K2
なっている。予測器28は、上記共用の遅延素子31、32
と、これらの出力側にそれぞれ設けられ乗算係数がそれ
ぞれK3、K4の係数乗算器36、37と、これらの乗算器36、
37からの各出力を加算する加算器38とから成っている。 ここで、各係数乗算器33、34、36及び37の各乗算係数
を、それぞれK1=−1.7、K2=−0.723、K3=−0.333及
びK4=−0.36とするとき、上記(1−P(z))/(1
−R(z))に対応する伝達関数(これをF(z)とす
る)は、 となる。この条件の下に、上記オーバー・サンプリング
後のサンプリング周波数を88.2KHzとするとき、周波数
特性は第3図のように表れる。 この第3図より明らかなように、ノイズ成分は44.1KH
zをピークとして略々28〜60KHz近傍に集中されて、0〜
28KHzの帯域では、ノイズ成分が略々等価に低減(約6dB
のS/N改善)されている。 また、このときの極と零点の配置は、第4図のように
複素平面上で表される。なお原点の位置に2重の極と零
点が存在するが無視してよい。この第4図に示された極
(×印)と零点(○印)の座標は、 極:z=0.85(cosπ+jsinπ) ここで、π=2π・(44.1/88.2) 零点:z=0.6(cosθ±jcosθ) ただし、θ=2π・(26.0/88.2) となる。すなわち、実軸Re上に存在する2重の極は、角
度π(周波数44.1KHzに対応)を有し、原点から0.85の
距離にあり、また、実軸Reを対称軸として角度θ(周波
数26.0KHzに対応)を有する各零点は、原点から0.6の距
離にあることを示している。 G−3.比較例(第5図〜第7図) ところで、上記第3図の周波数特性と同程度の特性を
従来のノイズ・シェイピング・フィルタにより構成しよ
うとすると、例えば第5図に示すような高次のフィルタ
構成が必要となる。 この第5図において、入力端子41には、上述したよう
なオーバー・サンプリング・フィルタ2(第1図参照)
からのディジタル出力信号X(z)が供給されている。
この入力端子41に入力された信号X(z)は、加算器42
を介して量子化器43に送られて再量子化される。加算器
44は、この量子化器43の出力から入力を減算して、いわ
ゆる量子化誤差あるいはノイズE(z)を出力する。こ
のノイズE(z)は予測器45を介して加算器42へ減算信
号として送られている。ここで予測器45の伝達関数をP
(z)とするとき、ノイズ・シェイピング・フィルタの
量子化器43の出力端子46より取り出される出力信号
(z)は、 (z)=X(z)+E(z)(1−P(z)) ・・・ と表される。この式において、1−P(z)=0の根
が零点となり、この場合のノイズ・シェイピング・フィ
ルタの伝達関数は零点のみしか設定できないことがわか
る。 ところで、第5図の具体例に示す予測器45は、いわゆ
る6次のFIRフィルタ構成を有しており、それぞれ1サ
ンプル周期(上記オーバー・サンプル後の周期)の遅延
時間を有する6個の遅延素子47〜52と、これらの遅延素
子47〜52からの各出力に対してそれぞれ係数K1〜K6を乗
算するための係数乗算器53〜58と、これらの係数乗算器
53〜58からの出力を加算する加算器59とから成ってい
る。 このような構成の予測器45の各乗算係数K1〜K6をそれ
ぞれK1=1.1、K2=1.31、K3=1.1、K4=−0.781、K5
0.39、K6=−0.119とするとき、上記ノイズ・シェイピ
ング・フィルタの伝達関数中の1−P(z)(これをF
(z)とおく)は、 F(z)=1−1.1z-1+1.31z-2−1.1z-3 +0.781z-4−0.39z-5+0.119z-6 ・・・ となり、サンプリング周波数(上記オーバー・サンプル
後の周波数)を88.2KHzとするとき、第6図に示すよう
な周波数特性を得ることができる。この周波数特性から
も明らかなように、ノイズ成分は44.1KHzをピークとし
て略々28〜60KHz近傍に集中されて、0〜28KHzの帯域に
おけるノイズ成分が略々等価に低減(約6dBのS/N改善)
されていることがわかる。 また、このときの零点は、第7図に示すような複素平
面上の配置となり、各零点の座標は、 z=0.62(cosθ±jcosθ) ただし、θ=2π×(5.2/88.2) z=0.68(cosθ±jcosθ) ただし、θ=2π×(17.2/88.2) z=0.82(cosθ±jcosθ) ただし、θ=2π×(26.0/88.2) となる。すなわち、実軸Reを対称軸として角度θをそ
れぞれ有する各零点は、周波数が5.2KHzで、原点から0.
62の距離にあり、実軸Reを対称軸として角度θをそれ
ぞれ有する各零点は、周波数が17.2KHzで、原点から0.6
8の距離にあり、実軸Reを対称軸として角度θをそれ
ぞれ有する各零点は、周波数が26.0KHzで、原点から0.8
2の距離にあることを意味している。なお、原点に6重
の極が存在するが無視してよい。 以上のように、第2図のノイズ・シェイピング・フィ
ルタ20の周波数特性(第3図)と略々同程度の周波数特
性を得るためには、第5図に示すように6次のFIRフィ
ルタ構成が必要とされ、構成が複雑化し、演算量も増大
する。換言すれば、本発明の上記第1の実施例の構成に
よれば、従来の構成(第5図)に比べ、遅延素子が約1/
3に、また乗算器が約2/3に減少し、簡単な構成にもかか
わらず急峻なノイズ・シェイピング特性を得ることがで
きる。この特性のフィルタを用いてオーバー・サンプリ
ング出力にノイズ・シェイピングを施すことにより、フ
ィルタ出力、すなわちDA変換器への供給ビット数を減ら
しても必要な帯域内で必要なS/Nを確保することが可能
となるわけである。 なお、第6図中の破線は、参考のために1次のFIRフ
ィルタ構成を用いたときの周波数特性を示したものであ
る。この第6図中の破線に示す特性曲線においては、約
7〜8KHz以上のS/Nが上記6次のFIRフィルタの場合より
大きくなっており、14〜15KHz以上ではノイズ成分が0dB
を越えてしまっている。従って必要帯域を20KHzまで確
保したい場合には、1次程度のFIRフィルタでは充分なS
/N改善効果が得られないことになり、6次程度の高次で
複雑な構成が必要とされる。本発明においては、IIR構
成を用いることにより、簡単な構成で急峻な特性を得る
ようにしている。 G−4.他の実施例(第8図、第9図) 次に、第8図は、本発明の第2の実施例となるディジ
タル・フィルタ装置に用いられるノイズ・シェイピング
・フィルタ60を示している。オーバー・サンプリング・
フィルタとしては、例えば前記第1図のフィルタ2を用
いればよいため、図示せず説明を省略する。 すなわち、第8図の入力端子61には、前述したオーバ
ー・サンプリング・フィルタ2からの出力信号X(z)
が供給されている。この信号X(z)は、加算器62を介
して量子化器63に送られて再量子化され、出力端子64に
送られる。加算器65は、量子化器63の出力から入力を減
算することにより、いわゆる量子化誤差あるいはノイズ
E(z)を得ている。この誤差あるいはノイズE(z)
は、予測器66、加算器67、68及び予測器69より成る回路
部を介して加算器62に送られてノイズ・シェイピングが
施される。 次に、上記予測器66、加算器67、68及び予測器69より
成る回路部(一種のIIRフィルタ)について説明する。
先ず上記加算器65からのノイズE(z)は、伝達関数が
P(z)の予測器66を介して加算器67に減算信号として
送られ、この加算器67からの出力(z)は、上記加算
器62に送られて上記信号X(z)と加算されるととも
に、加算器68に送られて上記ノイズE(z)と加算され
るようになっている。加算器68からの出力は、伝達関数
がR(z)の予測器69を介して上記加算器67に送られて
いる。 第9図は上記第8図のノイズ・シェイピング・フィル
タ20の特に予測器66、69の部分を具体化して示すもので
ある。この第9図において、伝達特性がP(z)の予測
器66は、2個の遅延素子71、72と、これらの各出力に対
してそれぞれ係数K1、K2を乗算するための係数乗算器7
3、74と、これらの乗算器73、74からの各出力をそれぞ
れ加算するためのもので上記予測器69と共用の加算器67
a、67bとから成っている。また、伝達特性がR(z)の
予測器69は、2個の遅延素子75、76と、これらの各出力
に対してそれぞれ係数K3、K4を乗算するための係数乗算
器77、78と、これらの乗算器77、78からの各出力をそれ
ぞれ加算するための上記共用の加算器67a、67bとから成
っている。 以上の構成を有するノイズ・シェイピング・フィルタ
60の伝達特性について考察すると、 (E(z)+(z))R(z)−E(z)R(z)=(z) E(z)(R(z)−P(z))=(z)(1−R(z)) となる。すなわち、ノイズ成分E(z)に対して、任意
の零点(1−P(z)に対応)と極(1−R(z)に対
応)を持つノイズ・シェイピング・フィルタを実現でき
る。 なお、本発明は上記実施例のみに限定されるものでは
なく、例えば、ノイズ・シェイピング・フィルタとして
は種々のIIRフィルタ構成を採用することができ、ま
た、サンプリング周波数、乗算係数等の数値等は、用途
に応じて適当に設定すればよいことは勿論である。 H.発明の効果 本発明のディジタル・フィルタ装置によれば、 オーバー・サンプリングによりサンプリグ周波数を高
めた後にノイズ・シェイピングを施すことで、ノイズを
必要帯域よりも高域側に集中させ、必要帯域でのS/N改
善を図る構成を有し、さらに、ノイズ・シェイピングに
は、ノイズ・フィードバック手段の出力信号の一部を量
子化ノイズ成分に加算するための局部フィードバック手
段を設けて成るディジタル・フィルタを採用しているか
ら、簡単な構成で急峻なノイズ・シェイピング特性を実
現でき、DA変換器の分解能あるいはビット数を減らして
も、必要な帯域内で必要なS/Nを確保することができ
る。
【図面の簡単な説明】 第1図は本発明の第1の実施例となるディジタル・フィ
ルタ装置の概略構成を示すブロック回路図、第2図は第
1図中のノイズ・シェイピング・フィルタの具体例を示
すブロック回路図、第3図は第2図のノイズ・シェイピ
ング・フィルタの周波数特性を示すグラフ、第4図は第
2図のノイズ・シェイピング・フィルタの伝達関数の極
と零点を示す図、第5図は比較例としてのノイズ・シェ
イピング・フィルタの具体例を示すブロック回路図、第
6図は第5図のノイズ・シェイピング・フィルタの周波
数特性を示すグラフ、第7図は第5図のノイズ・シェイ
ピング・フィルタの伝達関数の極と零点を示す図、第8
図は本発明の第2の実施例に用いられるノイズ・シェイ
ピング・フィルタの概略構成を示すブロック回路図、第
9図は第8図のノイズ・シェイピング・フィルタの具体
例を示すブロック回路図、第10図はオーバー・サンプリ
ング出力にノイズ・シェイピングを施すようなディジタ
ル・フィルタ装置の従来例を示すブロック回路図であ
る。 1……入力端子 2……オーバー・サンプリング・フィルタ 20、60……ノイズ・シェイピング・フィルタ 23、63……量子化器 24……出力端子 27、28、66、69……予測器

Claims (1)

  1. (57)【特許請求の範囲】 1.入力ディジタル信号をサンプリング周波数の整数倍
    の周波数でサンプリングしたディジタル信号に変換する
    オーバー・サンプリング・フィルタと、 このオーバー・サンプリング・フィルタの出力を再量子
    化して量子化ノイズのスペクトラム分布を高域側に集中
    させるノイズ・シェイピング・フィルタとを有し、 上記ノイズ・シェイピング・フィルタは、 上記オーバー・サンプリング・フィルタの出力ディジタ
    ル信号を入力信号として再量子化する再量子化手段と、 上記再量子化手段の入力信号と出力信号とを演算してノ
    イズ成分を得る加算手段と、 上記加算手段のノイズ成分が供給され、上記再量子化手
    段の入力側に帰還するノイズ・フィードバック手段と、 上記ノイズ・フィードバック手段に設けられ、該ノイズ
    ・フィードバック手段の出力信号の一部を上記加算手段
    からのノイズ成分に加算するための局部フィードバック
    手段とから構成されること を特徴とするディジタル・フィルタ装置。
JP62204987A 1987-08-20 1987-08-20 ディジタル・フィルタ装置 Expired - Lifetime JP2674029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62204987A JP2674029B2 (ja) 1987-08-20 1987-08-20 ディジタル・フィルタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62204987A JP2674029B2 (ja) 1987-08-20 1987-08-20 ディジタル・フィルタ装置

Publications (2)

Publication Number Publication Date
JPS6449310A JPS6449310A (en) 1989-02-23
JP2674029B2 true JP2674029B2 (ja) 1997-11-05

Family

ID=16499598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62204987A Expired - Lifetime JP2674029B2 (ja) 1987-08-20 1987-08-20 ディジタル・フィルタ装置

Country Status (1)

Country Link
JP (1) JP2674029B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10125000A1 (de) 2001-05-22 2002-12-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Unterdrückung von Grenzzyklen bei Noise-Shaping-Filtern

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7708150A (nl) * 1977-07-22 1979-01-24 Philips Nv Integrerende kode-omzetter.
JPS61177818A (ja) * 1985-02-04 1986-08-09 Nippon Telegr & Teleph Corp <Ntt> オ−バ−サンプリング形アナログ・デイジタル変換器

Also Published As

Publication number Publication date
JPS6449310A (en) 1989-02-23

Similar Documents

Publication Publication Date Title
US5124705A (en) Analog-to-digital signal converter comprising a multiple sigma-delta modulator
Johansson et al. Linear-phase FIR interpolation, decimation, and mth-band filters utilizing the Farrow structure
EP0693235B1 (en) Decimation filter
EP0612148B1 (en) Digital filtering circuit operable as a three-stage moving average filter
EP0383326A3 (en) Fir digital filter for high-speed communications systems
EP0476973B1 (en) Noise shaping circuit
US5191334A (en) Sampling frequency conversion apparatus
JP2674029B2 (ja) ディジタル・フィルタ装置
GB2214021A (en) Recursive digital filter
EP0054024B1 (en) Subscriber line audio processing circuit apparatus
US6232900B1 (en) Second order digital filter requiring only one sigma delta modulator
CA2069547C (en) Sample rate converting filter
EP0845866B1 (en) Signal processors
US4755794A (en) Digital-to-digital code converter
Mok et al. A VLSI decimation filter for sigma-delta A/D converters
Angus One bit digital filtering
Abed et al. Implementation of a low power decimation filter using 1/3-band iir filter
JP3036030B2 (ja) ノイズシェーピング型量子化器
Liu et al. On design of efficient comb decimator with improved response for sigma-delta analog-to-digital converters
Angus Direct DSP on sigma-delta encoded audio signals
JPH08330968A (ja) オーバーサンプリング・ディジタル/アナログ変換器及びその補償方法
JPH04160822A (ja) D/a変換装置
JPH0626299B2 (ja) ノイズシエイピングフイルタ
KR940003512Y1 (ko) 고선명 tv의 색신호 보간회로
JPH0314364B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 11