JPS6042421B2 - パルス列発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明は間隔を置かず相互につながつたパルス。

列を発生する装置に係る。このようなパルス列はストレ
ージ製品（バッファを付帯したストレージ）を試験する
為に特に必要とされる。ストレージ製品の試験ではいろ
いろなパルスパターンがストレージに印加される（第３
図、第４図参照）。

上記パルスパターンに関するストレージ製品の反応が記
録され且つ達成されるべき理論値と比較される。これら
の２つの値の比較によつて、ストレージ製品は要求され
るが如く動作するかどうかすなわち何らかの欠陥がある
かどうかが決定される。最初、発生されるパルス列がス
トレージ製品の仕様によつて理論的に与えられる。

これらの理論Ｊ値を生じさせる場合、具体的にはパルス
列がパルスパターン発生装置によつて発生されなければ
ならない。現在まで、ストレージ製品はこの特定な製品
の為に特に設計されたハードウェア試験装置で試験され
ている。

しかしながら、このようなハードウェア試験装置はある
特定なストレージ製品だけにしか用いることができない
という欠点を有する。更に、上記ハードウェア試験装置
は持ち時間と称されるものを許容しているという欠点を
有する。これらの持ち時間の間に、試験されるストレー
ジ製品はたとえばキャパシタ−の放電すなわちチャージ
シフト等の如きある変化を受ける。ストレージ製品に関
連する事象が生じた場合、あるパルス列が別のパルス列
によつて解放されなければならず、即ち、もとのパルス
列が新しいパルス列によつて交換されるべきであること
が最適な試験の為に考慮されなければならない。

通常のハードウェア試験装置ではあるパルス列から別の
パルス列への切り換えに特定な時間間隔を要した。間隔
を置かずに切換えることは、過渡的切り換え動作が減衰
した後でなければ切り換えが実行されないという技術上
の理由から可能でなかつた。しかしながら、持ち時間中
に、新しい状態が、試験されるストレージ製品に生じう
るという欠点が存在する。これらの欠点を除く為に、本
発明の目的は間隔を置かず相互につながつたパルス列を
発生する装置を提供することてある。

更に本発明の目的は試験されるストレージ製品に対し汎
用的に用いることができる装置を提供することである。

第４図は試験目的の為にストレージ製品２１に印加され
るパルスパターン、すなわちプログラム可能なパルスパ
ターンの発生装置によつて発生されたパルスパターンを
非常に概略的な形式で示している。連続的なパルス列が
１本あるいは複数本の線でストレージに印加される。パ
ルスパターン発生装置はプログラム可能であるから、異
なるストレージに対し、汎用的に用いられる。下記で詳
細に参照されるが、使用されたプログラム言語は夫々の
命令に時間標識を含ませることを許容する。上記時間は
、起りうるブランチ操作を有した上記命令（１プロダク
トサイクル）が実行される間の全時間を示している。言
い換えれば、上記時間は次の命令開始までの間隔を示し
ている。第５図は間隔を置かず相互につながつたパルス
列の発生を説明する為に、異なる時間でのパルスを概略
的にあられしている。第５図に示されたパルス１１と１
２がストレージ製品に印加される。プロダクトサイクル
と称される時間Ｔｖはたとえばあるパルスの後縁から次
のパルスの後縁までの時間から成る。プロダクトサイク
ルの特定な条件の基に、あるパルス列から次のパルス列
への切り換えが間隔を置かずに成されると仮定しよう。
しかしながら、このような条件がプロダクトサイクル終
了前の時間ＴｃＯｎですでに出現する。上記プロダクト
サイクルは別のプロダクトサイクルにより間隔を置かず
に続けられなければならない。従つて、時間Ｔｃ．ｒ．
で次のパルス列の発生がすでに用意されていなければな
らない。第６図力材既略的図で更に詳細に示している。

夫々のパルス列が特定なプログラム部分たとえばコンピ
ュータストレージ１の異なる位置に記憶されるプログラ
ム部分Ｐｌ，Ｐ２によつて発生されると仮定しよう。も
しもパルス列の発生がたとえばプログラム部分Ｐ１によ
り発生されたパルス列がプログラム部分Ｐ２により発生
された次のパルス列に直接的に続けられるならば、プロ
グラムはプログラム部分Ｐ１からプログラム部分Ｐ２へ
ブランチしなければならない。上記ブランチはブランチ
操作と称されるものによつて実行される。それ故に、時
間Ｔ。Ｏｎで、もしも次のパルス列がたとえばプログラ
ム部分Ｐ２によつて発生されなければならない条件が存
在するならば、プログラム部分Ｐ２へのブランチ操作は
すでにこの時間ＴｃＯ。で実行される。そこで、次の２
つの操作が時間Ｔ．ｘ，ｎで動くように平行的に実行さ
れる。１更にパルス１２の実行。

２プログラム部分Ｐ２へのブランチ命令の実行。

下記で詳細に記述されるが如く、パルス１２の終了後、
時間ＴＯからプログラム部分Ｐ２により発生される新し
いパルス列が間隔を置かずに続くように、ブランチ命令
がすでに実行されていると仮定しよう。

言い換えれば、ブランチ操作の実行中に、この古いプロ
ダクトサイクルがその終端へ向つて実行を続ける。第７
図の簡略図で示すように、発振器２２及び２３は先行技
術に従い、２つの連続的パルス列を発生させる為に用い
られる。

両方の発振器がスイッチ２４によつて接続出力線に選択
的に接続されてると仮定しよう。しかしながら、発振器
２２によつて発生されるパルス列が発振器２３によつて
発生されるパルス列に切り換えられる場合に、通常過渡
的切り換え動作が生じる。常に生じる過渡的切り換え動
作の減衰後に切り換え瞬時のある特定な正確な時間を定
めることは不可能である。上記不利な点は本発明によつ
て開示され且つ第８図で非常に簡略化して示されている
ようなシステムには観察されない。第３図は３つの連続
的パルス列すなわちパルス列１，２及び３を示している
。

パルス列のそれぞれのプログラムサイクルは同じ長さで
ある。

１プログラムサイクルは下方向に沿つて時間軸上に完全
に整列されたあるマークから次のマークへと延びている
。

第３図では、たとえはプログラム部分Ｐ１ （第６図）
によつて発生されたパルス列１が全部で３つの８０ナノ
秒のプログラムサイクルから成り、プログラム部分Ｐ２
（第６図）によつて発生されたパルス列２が全部で１７
０ナノ秒の２つのプログラムサイクルから成り、パルス
列３が５０ナノ秒の２つのプログラムサイクルから成つ
ている。同一パルス列内の夫々のプログラムサイクルに
パルスが生じる。上記パルスの開始は上記サイクルの開
始と一致させることができるが、前もつて定めたデータ
に依存して上記パルスの開始は上記サイクル開始から所
定期間後にはじめて出現することも可能である。上記パ
ルスの長さは前もつて定めたデータに基き変更できるが
、全てのパルスはあるパルス列及び同じパルス列の全て
のプログラムサイクルで同じ関係にある。より良く理解
してもらう為に、第１図及び第８図の夫々の回路がプロ
グラムサイクルの開始を発生させる為に用いられるのに
対し、プログラムサイクルのパルスは下記に参照される
通常の手段で発生されることを述べておく。

本発明によつて開示されるような回路は主に発振器１９
と、ダウン・カウンタ３と、ストレージ１とから成る。

この接続では、ダウン・カウンタ３にただ１つの発振器
を接続するだけでよい。ダウン・カウンタ３はストレー
ジ１のアドレスされ．た場所からこのカウンタに読み出
される開始カウントで動き始める。上記開始カウントは
プログラムされた命令に与えられた夫々の時間に相当す
る。ダウン・カウンテイングがたとえば１００メガサイ
クル／秒の周波数で実行される。上記カウン．トパルス
は１０ナノ秒に間隔づけられている。ダウン・カウンテ
イングの際、カウントゼロに達する前に、特定な措置が
とられる。例えば、カウントゼロに至るカウンテイング
終了の２０ナノ秒前に、新しい開始カウントをダウン・
カウンタヘロードする準備がなされる。新しい開始カウ
ントは、もしも古いカウンテイング動作が続けられるな
らば、カウントゼロに達すると同時にダウン・カウンタ
にロードされる。それ故に、新しい開始カウントを受け
入れる為の何らの持ち時間も要することなしに、新しい
ダウン・カウンテイング動作がギャップレス的に古いダ
ウン・カウンテイング動作に続けられることが保証され
ている。たとえば上記古いダウン●カウンテイング動作
がカウントゼロに向つて続けられる時に、そしてもしも
次に新しい開始カウントがこのカウンタにロードされる
ならば、上記古い動作の後に続く新しいダウン・カウン
テイング動作に、このような持ち時間゛が生じる。時間
のかかるブランチ動作を考慮して、ブランチ条件がある
かどうかを見つけ出す為に、例えばカウンテイング動作
終了の５０ナノ秒前に検査が行われる。

もしブランチ条件があるなら、このブランチ動作がこの
時既に開始され古いカウンテイング動作終了前の時間に
新しい開始カウントを与え、新しい開始カウントは古い
ダウン・カウントサイクルの最後の時刻にカウンタにロ
ードされる。この回路の詳細が第１図に示され且つ下記
で詳細に述べられよう。サイクル開始の為のパルスはダ
ウン・カウンタから供給される。さしあたり、サイクル
開始を固定する為に、急転的サイクル開始パルスが線１
５に発生されることだけをここで指摘しておこう。

１サイクルの実行後、新しいサイクル開始パルスが再び
発生され、全てのサイクルが間隔を置かず続けられる。

サイクル開始パルスの前縁から開始する場合に、前もつ
て定めた時間関係にあるパルスがたとえば第３図で示す
ように通常の手段によつて１サイクル中に発生される。
第１図はアドレス可能なストレージ１から開始カウント
をダウン・カウンタ３にロードする回路と、特定なりウ
ントを決定する検出回路とを概略的に示している。上記
検出回路は又ストレージ１から新しい開始カウントをダ
ウン・カウンタ３にロードする準備を行う為に用いられ
る。この再ロードはカウンタ３をダウン・カウンテイン
グする際、カウントゼロに成ると同時に実行される。ク
ロック・ライン９及びライン１０によつて、カウンタ３
は、たとえば１００メガサイクル／秒のパルスを受ける
。上記カウンタは、たとえば８ビットの２進カウンタて
構成できる。力うンタはカウント１，２，３，４，５，
６，７，８の為の出力線４を有している。カウント２の
出力部を除き、カウンタ３の全ての出力部がアンドゲー
ト５に接続されている。そこに次の相関関係、すなわち
２進の０＝アンド回路に対し負の入力信号；２進の１＝
アンド回路に対して正の入力信号がある。アンドゲート
５は全部の信号入力線が負である場合にオンであり、且
つその動作中に、カウンタ３が２のカウントに達したも
のとする。

このカウント２で、アンドゲート５は出力信号を供給す
る。なぜならばアンドゲート５の全ての入力線が負てあ
り且つカウント２の出力線がアンドゲートに接続されて
ないからである。この時、線８も又負であると仮定しよ
う。その時、アンドゲートの出力線６にあられれた信号
がフリップフロップ７を準備する。フリップフロップ７
は、クロック線９に次のカウンテイングパルスの正の前
縁があられれると線８の出力部Ｑに出力信号を供給し、
あるいは線１２の出力部互にこの出力信号の反転信号を
供給する。線８の信号に基いて、アンドゲート５は非導
通にされるのに対し、線１２の信号が線９，１０にあら
れれた次のクロック信号で、ストレージ１から新しい開
始カウントをダウン・カウンタに受けとらせる。

このロード操作は現カウントパルスによつてカウンタ３
の古い内容が値ゼロにカウントダウンされると同時に実
行される。新しい出力値をロードした後、そこで再び新
しいダウン・カウンテイング動作が始まる。

線８の信号は線６に出力信号があるかぎり保持されてい
る。しかしながら、この状態はカウント２についてだけ
満足される。パルス列を開始する実際の時間はフリップ
フロップ７のＯ一出力部から１２へ供給される。

接続線１３が線１２からフリップフロップ１４へ接続さ
れている。線１３に信号があられれるとフリップフロッ
プ１４の出力は（電圧ステップで）作動される。この電
圧ステップは線１５が再び不動作にされるように線１６
、遅延装置１７及び線１８を経てフィードバックされる
。このように、遅延装置１７により生じた短時間のサイ
クル開始パルスは線１５で用いられる。

（１サイクル中のパルスの発生に関しては第９図参照。
）１サイクルの終了後、新しいサイクル開始パルスの発
生が間隔を置かずに続く。

サイクルの接続期間はプログラム命令によつて前もつて
定められ、開始カウントとしてストレージ１で利用可能
である。これらの回路動作によつて、カウンタの古い内
容が値ゼロに成ると同時に新しい開始カウントがカウン
タ３にロードされることが確実に行われる。

パルス発生装置の具体的な実施例ではたとえば１００メ
ガサイクル／秒の発振器が１０ナノ秒の夫々のパルス間
隔をもたらす。それ故に、カウント２に対する検査はカ
ウンタが新しいロード動作を開始する為に、ダウン・カ
ウンテイング動作実行の２０ナノ秒前にこのカウンタが
検査されることを意味する。

ストレージ１でブランチ操作（プログラムのブランチ）
がある場合、このプラン操作実行の為にたとえば５０ナ
ノ秒の期間が必要であるという考慮がされなければなら
ない。

このことは、ダウン・カウンテイング動作の約５０ナノ
秒前にこのようなブランチ条件が現実に存在するかどう
かを見つけ出されなければならないことを意味する。も
しそうなら、このブランチ操作はこの時にもう開始され
、ブランチ操作の結果カウンタに供給される新しい開始
カウントが古いダウン・カウンテイング動作実行前に利
用可能であり、次いでカウンタにロードされるようにし
なければならない。従つて、検査が前もつて設定された
時間に成されなければならず、ブランチ条件を満たす必
要があるか否かを見出すために上記検出回路に類似した
いろいろな検出器回路（図示せず）によつて、たとえば
ダウン◆カウンテイング実行の５０ナノ秒前すなわち本
例ては５カウントに相当する時間前に検査がなされなけ
ればならない。

この特定な時間はシステムのハードウェアにより前もつ
て定められる。これにより、ダウン・カウンテイング動
作終了までの残りの時間にブランチ操作が実行されるこ
とが保証される。直列に並べられたバッファを有したス
トレージから成る装置が試験されると仮定しよう。

この装・置（以下製品と称す）は前もつて定められたサ
イクル時間の異なるパルス列あるいはパルスそれぞれで
試験されなければならない。上記異なるパルス列は間隔
を置かず相互に続けられなければならない。上記製品試
験の際、上記バッファは間隔を置かず相互に続けられた
パルス列で連続してロードされる。

次いで、上記バッファ情報はストレージの前もつて定め
た特定なアドレスに並列的に書き込まれる。続いて、上
記バッファは再びロードされ且つバッファの内容はその
時までに変更されているストレージアドレスに書き込ま
れる。これらの２つの動作の間に、上記バッファあるい
はストレージの内容は上記製品が最小値と比較して正し
く動作しているかどうかを見つけ出す為に読み出される
。異なる連続的パルス列の周期的列を発生させる為にプ
ログラムが用いられている。

この目的の為にきわめて良好に用いられるプログラム言
語は種々のステートメントから成る。プログラム●ステ
ートメントは次の概略的構成している。１・・・・・ア
ドレス ■◆◆●◆◆◆オペレｉシヨンコ「ド ■・・・・・・コンデイシヨン ■・・・・・・サイクル時間 ■・・・・・・アドレス修正 ■・・・・・・コントロールビット ■・・・・・・データ ■・・・・・・タイミング アドレスＩ：上記アドレスはプログラムのブラ
ンチを示している。

このアドレスの 基に、特定なパルス列を発生さ
せる パートプログラムがストアされてい
る。アドレス■：上記オペレーションコードはとり
わけプログラムがストレージで直接 的に
続くアドレスで実行されるかど うか、あるいは
ブランチ動作がされ るかどうかを示している。

アドレス■：上記コンデイシヨンはオペレーシ．
ヨンコードが実行される場合、たと えば特定
なストレージアドレスに達 した場合、たとえば
特定なエラーが 試験されるストレージにあられ
れた 場合に指示する。

アドレス■：上記サイクル時間はパルスサイク
ルの期間を指示する。

（これらのデ ータは具体的な製品によつて与え
ら れる。）アドレス■：上記アドレス修正はた
とえば１周 期ごとにバッファアドレスあるいは
ストレージアドレスを増加させるデ ー
タを与える。

アドレス■：上記コントロールビットはたとえ
ばバッファあるいはストレージへの 書き込み又
はバッファあるいはスト レージからの読み出し
をそれぞれ制 御する。

アドレス■：上記データはサイクル中に書き込
むデータパターンの情報をあられ す。

アドレス■：上記“゜タイミング゛は製品にかけ
られるパルスの長さとパルス間隔の 情報を与
える。

線１５の開始パルスはパルスパターンを開始させ、その
パルスパターンのデータは具体的な製品によつて前もつ
て定められ且つパルス幅及びパルス間隔に従うパルスパ
ターンのパルス傾向はサイクル時間の間にこれらのデー
タに従つて発生される。

更に詳細が第９図に関連して与えられている。言い換え
れば、発生されるサイクル開始パルスはフリップフロッ
プ１４の線１５にかけられる。

サイクル開始パルスはプログラムされた命令に従い、第
１図に関連して記述された回路によつて発生される。夫
々のパルス列の傾向は試験されるストレージ製品によつ
て前もつて定められ、夫々のプログラム命令で考慮され
なければならない。第２図は概略的に多数のカウントパ
ルスを示している。カウントパルス上に付された数字は
夫々のカウントパルスによつてもたらされたカウントに
与える。ダウン●カウンタ動作に従つて左にある３つの
パルスが３，２，１のカウントを生じる。更に右への次
のパルスカ幼ウントゼロを生じる。しかしながら、第１
図の回路はその時に新しい開始カウントがダウン・カウ
ンタに既にロードされるので実際にはゼロ・カウントに
達しないように設計されている。第２図のパルスを表示
した横座標は時間を示している。この図で与えられた時
間Ｔｌ，ｔ２，ｔ３，ｔ４及びＴ５は第１図に従つた回
路の具体的な実施例に関連して考慮されなければならな
い。それ故に、カウント３からカウント２をもたらすカ
ウンテイングパルスがタウン・カウンタに印加される時
が時間ｔ１である。カウンタ自身によつてもたらされる
遅延の為に、カウント２は時間Ｔ２でカウンタ出力に生
じる。時間Ｔ３で、信号はアンドゲート自身の遅延によ
りアンドゲート５の出力に生じ、カウント２に達したこ
とを示す。

時間Ｔ４で、カウント信号とアンドゲート５の出力信号
の両方がフリップフロップ７に生じる。

それ故に、フリップフロップが出力部に信号を供給する
ための条件が満足される。上記フリップフロップ７の出
力は時間Ｔ５で有効となる。

Ｔ４とＴ５の間の時間誤差はフリップフロップ７自身に
よつてもたらされる遅延によるものである。このフリッ
プフロップ７の出力信号は新しい開始カウントを再びロ
ードする為にカウンタを準備する為に用いられる。第９
図はサイクル開始パルスの発生後、パルスを発生する回
路を示している。

第１図の線１５に発生されたサイクル開始パルスは現サ
イクルの際、その前縁と時間的に関連して前もつて定め
た幅とサイクル開始パルスの前縁から前もつて定めた距
離とを有したパルスを発生させる為に用いられる。この
作業は新規でなく、本問題を解決する為に用いられた手
段も又通常のことであるから本発明の目的でもない。し
かし十分理解してもらう為に、第９図の実施例は１プロ
グラムサイクル内に１パルスを発生させる方法を示して
いる。サイクル開始パルスの前縁がサイクル開始をあら
れすと仮定しよう。サイクル開始パルスが遅延装置２５
への線１５に印加される。

上記遅延装置はその出力部で複数本の出力線３２ａから
３２ｎを有している。これらの出力線の１本づつが特定
な遅延時間を付帯している。複数本のこれらの出力線３
２ａから３２ｎのマルチプレクサー回路２７につながれ
ている。上記マルチプレクサー回路２７は遅延装置２５
の出力線が特定な遅延時間の為に選択されるところの命
令をプログラム可能なストレージ３０から線３８によつ
て受けとる。選択された上記遅延時間の線がマルチプレ
クサー回路からその出力部３３へ切換えられ、しかもフ
リップフロップ２９に印加される。サイクル開始パルス
の遅延された前縁の出現によつて、フリップフロップ２
９はその出力部３７で電圧ステップを存在させる為に切
りかわる。この電圧ステップが１サイクルでのパルスの
出発点をあられす。線３７のパルス終了は次の動作で決
定される。マルチプレクサー２７の出力部３３から線３
４が第２の遅延装置２６につながれている。

上記遅延装置２６は異なる遅延時間を付帯される複数本
の出力線３５ａから３５ｎを有している。これらの線は
線３９によつてプログラム可能なストレーＪジ３０に相
互接続される第２のマルチプレクサー回路２８につなが
れる。線３３のサイクル開始パルスの遅延された前縁の
出現によつて、この前縁は線３４を通り、遅延装置２６
を経て、線３９によつてマルチプレクサー回路２８のプ
ログラム可・能なストレージ３０によつて前もつて定め
られた値へ導かれる。マルチプレクサー回路２８の出力
部で、サイクル開始パルスの更に遅延された前縁が線３
６にかけられる。サイクル開始パルスのこの前縁は次に
線３７の出力部で、電圧ステップを”消し、且つそれ故
にあるサイクル時間の間にパルスの発生を終了させるフ
リップフロップ２９の線３６に印加される。要約するに
、ストレージ３０によつて■１及びＶ２の遅延時間のそ
れぞれ選択をプログラム化した為にパルスは前もつて定
めた幅とサイクル開始パルスの前縁から前もつて定めた
距離で発生される。

ストレージ１（第１図参照）のプログラムと並列的に実
行されるこのプログラム可能なストレージ３０は、パル
スの発生が常にサイクル開始パルスを基準にしているの
で、夫々のパルス列と完全な時間的同期をとるうえで絶
対必要と成る。ストレージ１のこのデータによつて、サ
イクル開始時間が決定され且つストレージ３０のデータ
によつて夫々のサイクルで発生されるパルスの値が決定
される。これらの値はパルスの幅とサイクル開始パルス
からのパルスの距離とに関して変えることができる。

【図面の簡単な説明】

第１図は間隔を置かず相互につながつたパルス列を発生
する概略的回路図。 第２図は第１図に従つた回路動作に関連づけた特定な時
間でのカウントパルスを示す概略的図。第３図は連続な
パルス列を示す概略的図。第４図はパルスパターン発生
装置とストレージ製品を示す概略的図。第５図は間隔を
置かず相互につながつたパルス列の発生を理解できるよ
うに夫々の時間でのパルス傾向を示す概略的図。第６図
は異なるパルス列を発生するプログラム部分を有したス
トレージを示す概略的図。第７図は２つの発振器を用い
てパルス列を発生する回路を示す概略的図。第８図はダ
ウン・カウンタによつて間隔を置かず相互につながつた
パルス列を発生する原理を示す非常に簡略化した回路図
。第９図はサイクル開始パルスの出現後にパルスを発生
する概略的回路図。１・・・・・ストレージ、３・・・
・・・ダウン◆カウンタ、５・・・・・・アンドゲート
、７，１４・・・・フリップフロップ、１７・・・・・
遅延装置、９Ａ・・・・・・クロック。

Claims (1)

【特許請求の範囲】
1. １ パルス列のサイクルを決める開始カウントを記憶す
   るストレージと、所定の周波数を有するクロックを発生
   する発振器と、前記クロックによつてカウントダウンさ
   れ、第１の特定カウントに達すると同時に前記ストレー
   ジから選択された開始カウントをロードされるカウンタ
   と、前記カウンタの内容が前記第１の特定カウントより
   も大きい第２の特定カウントに達したことを検出して、
   前記選択された開始カウントをロードするための信号を
   発生すると共に、サイクル開始パルスを発生する手段と
   、前記サイクル開始パルスが発生される度に所定の幅を
   持つたパルスを発生するプログラム可能手段と、を具備
   するパルス列発生装置。