KR970006018B1 - 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치 - Google Patents

바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치 Download PDF

Info

Publication number
KR970006018B1
KR970006018B1 KR1019940023341A KR19940023341A KR970006018B1 KR 970006018 B1 KR970006018 B1 KR 970006018B1 KR 1019940023341 A KR1019940023341 A KR 1019940023341A KR 19940023341 A KR19940023341 A KR 19940023341A KR 970006018 B1 KR970006018 B1 KR 970006018B1
Authority
KR
South Korea
Prior art keywords
tms
signal
clock
storage unit
test mode
Prior art date
Application number
KR1019940023341A
Other languages
English (en)
Other versions
KR960011691A (ko
Inventor
곽재봉
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019940023341A priority Critical patent/KR970006018B1/ko
Publication of KR960011691A publication Critical patent/KR960011691A/ko
Application granted granted Critical
Publication of KR970006018B1 publication Critical patent/KR970006018B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용없음.

Description

바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치
제1도는 본 발명에 따른 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치의 블럭도.
제2도는 본 발명에 따른 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치의 주요 부분 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 집적회로 2 : 프로세서
3 : 어드레스 디코더 4 : TMS 저장부
5 : TDI 저장부 6 : 클럭발생회로
본 발명은 IEEE(Institute of Electrical and Electronics Engineers)에서 규정한 바운더리 스캔 구조(Boundary-Scan Architecture)에 관한 것으로서, 더욱 상세하게는 테스트 모드 선택 신호를 자동으로 발생시키는 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치에 관한 것이다.
IEEE에서는 집적회로의 구성 요소들이 요구되는 기능을 정확히 수행하는지, 또는 각 구성 요소들이 정확하게 서로 연결되었는지, 또는 각 구성 요소들이 요구되는 기능을 정확하게 수행할 수 있도록 상호작용을 하는지를 감시하는데 필요한 바운더리 스캔 구조를 IEEE 1149.1에 규정하였다.
이 규정에 의하면, 바운더리 스캔 구조에서는 테스트 클럭(Test Clock : 이하, TCK라 함), 테스트 데이타 입력(Test Data Input : 이하, TDI라 함), 테스트 데이타 출력(Test Data Oupot : 이하, TDO라 함) 및 테스트 모드 선택(Test Mode Select : 이하, TMS라 함) 신호들을 위한 단자를 필요로 한다. 여기서, TCK는 IEEE 규정에 의한 집적회로의 로직용 테스트 클럭이며, TDI는 상술한 규정의 집적회로의 로직을 테스트하기 위한 테스트 명령 및 데이타를 의미한다. TDI는 TCK의 상승에지에서 샘플링되어 테스트하기 위한 로직에 인가된다.
또한, TDO는 상술한 규정에 의한 집적회로로부터 로직을 테스트하기 위하여 직렬로 출력되는 테스트 명령 및 데이타로서, TDO는 TCK의 하강에지에서 상태가 변화되어야 한다. 또한, TMS는 상술한 규정에 의한 집적회로의 로직을 테스트하기 위한 모드를 설정하는 신호로서, TCK의 상승에지에서 샘플링되어 출력된다.
그러나, 이러한 바운더리 스캔 구조에서는 TMS 신호에 따라서 테스트 로직 리세트(Test-Rogic Reset), 런 테스트 아이들(Run-Test Idle), 셀렉트 데이타 레지스터 스캔(Select-Data Register Scan),시프트데이타레지스터(Shift-Data Register), 에지트 데이타 레지스터 스캔(Exit-Data Register, Scan), 포우즈 데이타 레지스터 스캔(Pause-Data Register,Scan),업데이트 레지스터 스캔(Update-Data Register, Scan), 셀렉트 인스트럭션 레지스터 스캔(Select-Insturaction Register Scan), 시프트 인스트럭션 레지스터(Shift-Insturaction Register), 에지트 인스트럭션 레지스터 스캔(Exit-Insturaction Register), 포우즈 인스트럭션 레지스터 스캔(Pause-Insturaction Register, Scan), 업 네이트 인스트럭션 레지스터 스캔(Update-Insturaction Register, Scan)모드를 순차적으로 수행하게 된다.
이와 같은 TMS를 설정하는 종래의 방법은 프로세서에 저장된 프로그램에 따라 소정의 TMS를 순차적으로 바운더리 스캔 기능을 갖는 집적회로에 인가하는 것이었다.
그러나, 이러한 방법은 프로세서가 TMS외에 TMS에 의한 모드 변화에 따른 TDI와 TCK를 처리하여 출력하여야 하므로 실행속도가 낮아지게 되어 결국 바운더리 스캐닝의 속도가 늦어진다는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 바운더리 스캐닝을 위한 TMS를 하드웨어적으로 출력하게 하므로서, 바운더리 스캐닝의 속도를 향상시킬 수 있는 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 특징은, 바운더리 스캐닝을 위한 장치로서, 다수개의 TMS를 저장하고 있으며, 로딩신호에 따라 클럭신호에 동기되어 저장된 TMS를 순차적으로 집적회로에 순차적으로 인가하는 TMS 저장부와; TDI들을 병렬로 입력하여 로딩신호에 따라 병렬로 입력된 TDI들을 클럭신호에 동기되어 순차적으로 집적회로에 인가하는 TDI저장부와; 상기 로딩신호와 소정 주기의 시스템 클럭을 조합하여 상기 TMS저장부에 저장된 TMS의 갯수에 해당하는 클럭신호를 출력하는 클럭발생회로를 구비하는 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치에 있다.
이하, 본 발명의 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치의 블록도로서, 도면에서 부호(1)는 바운더리 스캔 구조를 갖는 집적회로이며, 부호(2)는 집적회로(1)를 바운더리 스캐닝하기 위한 프로세서이다.
프로세서(2)에 연결된 어드레스 디코더(3)는 프로세서로부터 인가되는 어드레스신호를 디코딩하여 로딩신호를 출력하는 것이며, 어드레스 디코더(3)에는 TMS 저장부(4)와 TDI 저장부(5)가 각각 연결되어 있다.
상기 TMS 저장부(4)는 도시된 바와 같이 전원(Vcc)에 입력단자(I0-I7)가 선택적으로 연결되어 있는 병직렬 시프트 레지스터(41)로 이루어지며, 상기 어드레스 디코더(3)로부터 단자(LD)에 로딩신호가 인가될 때에 입력단자(I0-I7)에 인가된 신호들을 클럭신호에 동기시켜 직렬상태로 출력하게 구성되어 있다.
병직렬 시프트 레지스터(41)의 단자(I0-I7)들은 바운더리 스캐닝을 위하여 필요한 TMS에 대응되는 로직 상태가 되도록 전원(Vcc) 및 그라운드에 연결된다.
상기 TDI 저장부(5)는 병직렬 시프트 레지스터(51)로 이루어지며 상기 어드레스 디코더(3)로부터 단자(LD)에 로딩신호가 인가될 때에 프로세서(2)로부터 입력단자(I0-I7)에 인가된 TDI들을 클럭단자에 인가되는 클럭에 동기시켜 직렬상태로 출력하게 구성되어 있다.
어드레스 디코더(3), TMS 저장부(4) 및 TDI 저장부(5)에 연결되어 있는 클럭발생회로(6)는 어드레스 발생회로(3)의 로딩신호와 소정 주기의 클럭신호를 조합하여 TMS 저장부(4) 및 TDI 저장부(5)에 제공되는 클럭신호를 출력하기 위한 것으로서, 계수회로(61)와, 클럭발생부(62)로 구성된다.
계수회로(61)는 도시된 바와 같이 인버터(I1)를 통하여 반전된 어드레스 디코더(3)의 로딩신호에 따라 리세트되는 2진 카운터(611)와 조합부(612)로 구성되며, 2진 카운터(611)는 소정 주기의 시스템 클럭(SCK)을 계수하여 계수된 값을 출력하게 구성된다. 이때, 조합부(612)는 2진 카운터(611)의 출력을 조합하여 계수된 값이 TMS 저장부(4)의 입력 단자수에 대응하는 즉, TMS 저장부(4)에 저장된 TMS의 수에 대응하는 값이 될 때에 로우레벨의 리세트신호를 출력하도록 구성된다.
클럭발생부(62)는 도시된 바와 같이 인버터(I1)에 의하여 반전된 어드레스 디코더(3)의 로딩신호가 인가될때에 세트되며, 조합부(612)의 리세트신호에 의하여 리세트되는 D 플립플롭(D1)과, 상기 시스템 클럭(SCK)과 D 플립플롭(D1)의 출력을 논리곱하는 앤드 게이트(A1)로 구성되어 있다.
이와 같이 구성된 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치의 작용을 설명하면 다음과 같다.
먼저, 프로세서(2)에 의하여 어드레스 디코더(3)가 제2도에 도시된 바와 같이 로딩신호(P1)를 출력하면 TMS 저장부(4) 및 TDI 저장부(5)는 병렬로 입력된 TMS 및 TDI를 클럭에 동기시켜 직렬로 출력하게 된다. 이때, 상기 TMS 저장부(4)의 병직결 시프트 레지스터(41)는 단자(I0-I7)의 로직상태를 TMS로 인식하여 단자(I0-I7)의 로직상태를 순차적으로 출력할 것이다. 또한, 병직렬 시프트 레지스터(51)는 프로세서로부터 단자(I0-I7)에 인가된 TDI들을 클럭에 동기시켜 직렬상태로 출력하게 된다.
이때, 상기 병직렬 시프트 레지스터(51)에 제공되는 클럭들은 TMS 저장부(4)에 저정된 TMS 갯수만큼 클럭발생회로(6)에 의하여 제공된다. 즉, 어드레스 디코더(3)의 로딩신호에 의하여 D 플립플롭(D1)은 세트되어 제2도의 펄스(P2)를 출력하고, 2진 카운터(611)는 리세트된 후 시스템 클럭(SCK)을 계수하기 시작한다. 이때, 조합부(612)는 2진 카운터(611)가 TMS 저장부(4)에 저장된 TMS 갯수만큼의 시스템 클럭(SCK)를 계수하였을 때에 펄스(P3)와 같이 로우레벨의 리세트신호를 출력하여 D 플립플롭(D1)을 리세트 시키게 된다.
따라서, D 플립플롭(D1)은 2진 카운터(611)가 TMS 저장부(4)에 저장된 TMS 갯수만큼의 시스템 클럭(SCK)를 계수할 때까지 하이레벨 상태를 유지하므로, 앤드 게이트(A1)는 펄스(P4)와 같이 어드레스 디코더(3)가 로딩신호를 출력한 후, TMS 저장부(4)에 저장된 TMS 갯수만큼의 클럭신호를 TMS 저장부(4) 및 TDI 저장부(5)에 인가하는 것이다.
이와 같이 본 발명은 TMS 저장부(4)에 바운더리 스캐닝을 위한 TMS를 사전에 하드웨어적으로 저장하여 두고, TDI와 함께 순차적으로 집적회로에 인가되게 한 것이다.
따라서, 본 발명은 프로세서에 TMS를 위한 별도의 소프트 웨어가 필요없게 되어 프로세서의 실행속도가 향상되므로 결국 바운더리 스캐닝 속도가 향상되는 효과가 있다.

Claims (5)

  1. 바운더리 스캐닝을 위한 장치로서, 다수개의 TMS(Test Mode Select)를 저장하고 있으며, 로딩신호에 따라 클럭신호에 동기되어 저장된 TMS를 순차적으로 집적회로에 순차적으로 인가하는 TMS 저장부와; TDI(Test Data Input)들을 병렬로 입력하여 로딩신호에 따라 병렬로 입력된 TDI들을 클럭신호에 동기되어 순차적으로 집적회로에 인가하는 TDI 저장부와; 상기 로딩신호와 소정 주기의 시스템 클럭을 조합하여 상기 TMS 저장부에 저장된 TMS의 갯수에 해당하는 클럭신호를 출력하는 클럭발생회로를 구비하는 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치.
  2. 제1항에 있어서, 상기 TMS 저장부는, 그 입력단들이 TMS들에 대응하도록 전원 및 그라운드에 선택적으로 연결된 병직렬 시프트 레지스터인 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치.
  3. 제1항에 있어서, 상기 클럭발생회로는, 로딩신호에 따라 상기 TMS 저장부에 저장되는 TMS의 수에 해당하는 소정 주기의 시스템 클럭을 계수하여 리세트신호를 출력하는 계수부와; 로딩신호에 따라 세트되며 상기 계수부의 리세트신호에 따라 리세트되어 상기 TMS 저장부에 저장되는 TMS의 수에 대응하는 클럭신호를 상기 TMS 저장부 및 상기 TDI 저장부에 인가하는 클럭발생부를 구비하는 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치.
  4. 제3항에 있어서, 상기 계수부는, 상기 시스템 클럭을 계수하는 2진 카운터와; 상기 2진 카운터의 출력을 조합하여 그 출력이 상기 TMS 저장부에 저장되는 TMS의 수와 동일한 값이 될 때에 상기 리세트신호를 출력하는 조합부를 구비하는 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치.
  5. 제3항에 있어서, 상기 클럭발생부는, 상기 로딩신호에 따라 세트되며, 상기 리세트신호에 따라 리세트되는 D 플립플롭과 ; 상기 D 플립플롭의 출력과 시스템 클럭을 조합하는 앤드 게이트를 구비하는 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치.
KR1019940023341A 1994-09-15 1994-09-15 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치 KR970006018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023341A KR970006018B1 (ko) 1994-09-15 1994-09-15 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023341A KR970006018B1 (ko) 1994-09-15 1994-09-15 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR960011691A KR960011691A (ko) 1996-04-20
KR970006018B1 true KR970006018B1 (ko) 1997-04-23

Family

ID=19392840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023341A KR970006018B1 (ko) 1994-09-15 1994-09-15 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR970006018B1 (ko)

Also Published As

Publication number Publication date
KR960011691A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
US6510534B1 (en) Method and apparatus for testing high performance circuits
US8065549B2 (en) Scan-based integrated circuit having clock frequency divider
US4720811A (en) Microprocessor capable of stopping its operation at any cycle time
US6598192B1 (en) Method and apparatus for testing an integrated circuit
JP5181499B2 (ja) Ｓｃａｎテスト回路及び半導体集積回路
US4998025A (en) Device for generating strobe pulses with a desired timing
KR100216415B1 (ko) Ic 테스터의 타이밍 발생장치
US20060041806A1 (en) Testing method for semiconductor device and testing circuit for semiconductor device
US5043985A (en) Integrated circuit testing arrangement
KR100514335B1 (ko) 다중 주기 발생기를 구비하는 집적 회로 테스터
KR970006018B1 (ko) 바운더리 스캔 구조의 테스트 모드 선택 신호 발생 장치
US20040260975A1 (en) Semiconductor integrated circuit
US20020194563A1 (en) Accelerating scan test by re-using response data as stimulus data
KR970002062B1 (ko) 바운더리 스캔 구조의 테스트 데이타 출력 장치
KR970000820B1 (ko) 바운더리 스캔 구조의 테스트 데이타 입력 장치
KR960016139B1 (ko) 바운더리 스캔 구조의 3tdi(3테스트 데이터 입력)을 집적 회로에 입력하는 장치
KR0145789B1 (ko) 바운더리 스캔 구조의 테스트 클럭 발생 장치
KR100313524B1 (ko) 칩의 디버깅 회로
JP3328160B2 (ja) 論理集積回路のテスト装置
KR970000260B1 (ko) 병렬입력 처리가 가능한 바운더리 스캔 구조
KR0145797B1 (ko) 병렬 출력 처리가 가능한 바운더리 스캔 구조
KR960015560B1 (ko) 바운더리 스캔 구조의 2tdi(2테스트 데이터 입력)을 집적 회로에 입력하는 장치
US6522126B1 (en) Semiconductor tester, and method of testing semiconductor using the same
CN113495206A (zh) 时序电路和时序电路控制方法
JP2944307B2 (ja) Ａ／ｄコンバータの非直線性の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee