JPH0312803B2 - - Google Patents

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明は、非常に高い時間分解能を有するパル
ス列のパルス間隔時間内に、所定の時間関係を有
する他のパルス列についてのパルスを発生する方
法に関する。

〔先行技術〕

前記のようなパルスの列を発生することは、特
に、製造された記憶装置（バツフア付記憶装置）、
デジタル回路等をテストするのに必要である。こ
れまで、そのようなパルス列の時間分解能は、パ
ルス列発生回路の技術並びにその回路の動作速度
により、制限されてきた。記憶装置をテストする
ために、適切なパルス・パターンが記憶装置には
印加される。このパルス・パターンに対する記憶
装置の応答が記録され、所望の理論値と比較され
る。この比較によつて、記憶装置が必要な動作を
するか又は欠陥が存在するかを判定することがで
きる。

発生されるべきパルス列は、記憶装置の仕様に
より予め理論的に決められる。このように決定さ
れた理論値に基づいて、実際には、パルス発生器
を用いて、パルス列は発生される。詳細になる
が、最適なテストを行なうには、次のことを考慮
すべきである。即ち、テストされるべき各製品に
起因する事象に応じて、パルス列を変えるのであ
る。

即ち、そのような事象の発生時には、元のパル
ス列を新しいパルス列に変えるのである。通常の
ハードウエア・テスト・システムでは、パルス列
を切換えるのに、特定の時間を要した。即ち、技
術的理由のために、そのようなシステムでは、遅
延なしにパルス列を切換えることはできなかつ
た。それで、過渡現象が終了した後でなければ、
新しいパルス列を導入することはできなかつた。
このために、次のような欠点を生じていた。即
ち、テストされるべき製品の状態が、待たされる
間に変化する可能性があつた。

そこで、特願昭53−117544号により、間断無く
パルス列を発生する方法及び装置が開発された。
この方法及び装置は、次のような特徴を有する。
即ち、特定の計数値に達すると、初期計数値が記
憶装置よりロードされたクロツク駆動のダウン・
カウンタから、パルスが発生される。そして、そ
の特定の計数値に達する前に、記憶装置より新し
い初期計数値がダウンカウンタにはロードされ、
ダウン・カウンタがその前の計数ステツプについ
てのゼロ計数値に達したことになる時には、ダウ
ン・カウンタへの新しい初期計数値のロードが行
なわれている。それで、ダウン・カウンタの計数
ステツプは、互いに遅延なく続き、また、そのよ
うなステツプから発生されるパルスの時間間隔
は、記憶装置により与えられる初期計数値で制御
される。

上記方法を実施する装置を、10ナノ秒（ns）の
時間ラスタを有する100MHzの発振器（発振器の
周波数がその周波数より高いと、既存の回路の動
作速度に適合できない）で駆動すると、10nsの時
間ラスタを有する所与のパルス間隔時間内に、所
定の時間関係を有する他のパルス列（1nsの時間
ラスタを有する）を発生することができる。しか
しながら、このような10nsの時間ラスタでは、速
い動作速度の記憶装置をテストするには、不十分
である。

そこで、その点を改良するような、間断無くパ
ルス・サイクルを発生する方法が、特願昭54−
81578号（特公昭60−42422号）に提案されてい
る。この方法も、特定の計数値に達すると、初期
計数値が記憶装置よりロードされたクロツク駆動
のダウン・カウンタから、パルス・サイクルが発
生される。そして、その特定の計数値に達する前
に、記憶装置より新しい初期計数値がダウン・カ
ウンタにはロードされ、ダウン・カウンタがその
前の計数ステツプについてのゼロ計数値に達した
ことになる時には、ダウン・カウンタへの新しい
初期計数値のロードが行なわれている。この方法
の特徴は、ダウン・カウンタの計数ステツプの開
始が、計数クロツクの整数倍だけ遅らされ、ダウ
ン・カウンタが特定の計数値に達したときに発生
されるパルスＩが、高時間分解能で時間遅延され
て、サイクルの開始のパルスが提供される点にあ
る。

このような方法によつて、1nsの時間ラスタで
パルス間隔を得ることができる。しかしながら、
使用される回路のために、新しいパルス間隔の開
始点は、常に、水晶発振器から得られる10nsの時
間スラタの開始点に、一致しなければならない。
それ故に、この方法では、新しく発生されるべき
パルスが発生し始める前か、又は既は発生された
パルスの減衰から次のパルス間隔の開始点まで
に、約20nsの無駄時間が生じてしまい、この方法
では、この時間を許容しなければならない。

この理由は、次のとおりである。即ち、発生さ
れるべきパルスに対して、1nsの遅延値が各カウ
ンタにロードされなければならないし、また、パ
ルスの発生がないとき又は既に発生されたパルス
が減衰したときでないと、ロード処理が実行でき
ないからである。従つて1nsの時間分解能で連続
的にパルス間隔を発生させることはできなかつ
た。

そこで特願昭56−71515号（特公昭63−26925
号）により、そのような無駄時間を避ける方法が
提案された。この方法は、高時間分解能で基準と
なるパルス列のパルス間隔（無駄時間のない）及
びこのパルス間隔に関係付けられた他のパルス列
についてのパルスを連続的に発生できるようにす
るものである。公知の回路技術及び達成可能な回
路の動作速度を用いて、この方法により、1nsの
時間分解能を有する基準となるパルス列のパルス
間隔及びこのパルス間隔に関係付けられた他のパ
ルス列のパルスを発生することができる。このた
めに、パルス間隔の開始点（IIN1A，IIN2A）及
び終了点（IIN1E、IIN2E）を示す信号が、粗い
時間ラスタ値の発振器とその発振器に続いていて
選択的にアドレス可能な遅延タツプを有する細い
時間ラスタ値の遅延回路とによつて発生される。
各パルス間隔の開始点を示す信号が発振器により
提供される粗い時間ラスタと一致するように、パ
ルス間隔を示す信号は、交互に２つのパス
（path）及びのうちの１つに印加される。各
パスでは、特定の計数値に達したときに記憶装置
より新しい計数値がロードされるような、発振器
のクロツクで駆動されるカウンタによつて、１パ
ルス間隔時間内に発生されるべき他のパルス列に
関するパルスの先端及び後端が決められる。その
先端及び後端を決めるカウンタは、次のような１
つの共通遅延回路に接続される。即ち、この遅延
回路は、記憶装置により制御され、選択的にアド
レス可能な遅延タツプと細い時間ラスタの遅延タ
ツプとを有している。両方のパスで発生されたパ
ルス・データは、共通の線で一緒になる。

特願昭56−71515号により、1nsの時間分解能を
有するパルス間隔を発生することができるように
なつた。そのようなパルス間隔時間内で発生され
るべき他のパルス列に関するパルスもまた、1ns
の時間分解能を有する。10nsの時間ラスタは、回
路で使用される100MHzの水晶発振器から導出さ
れる。パルス間隔の1nsの時間ラスタは、この
10nsの時間ラスタに基づいている。基本周波数と
も言うべきこの発振器の周波数100MHz（10nsの
時間ラスタ）は、1nsだけスタガ（stagger）され
たタツプを有する遅延線に与えられる。例えば、
33nsのパルス間隔は、遅延線Ｖの3nsのタツプが、
10nsの時間ラスタ（３個の粗い時間ラスタ）を過
ぎて制御されなければならない。

所与のパルス間隔時間内で他のパルス列に関す
るパルスの発生時間を定めるために、基本周波数
は、この遅延線のタツプからタイミング回路に与
えられる。

遅延線Ｖの他のタツプへの切換には、待ち時間
が含まれる。第３図を用いて、この待ち時間につ
いて以下詳細に説明する。

このような待ち時間によつて、間断無くパルス
間隔を発生することが妨げられる。そこで、特願
昭56−71515号では、次のような２つのパスによ
る方法が提案された。即ち、各パルスを伴う個々
のパルス間隔が、パス及びパスで交互に発生
され、最終的に１つの線で一緒にされる方法であ
る。

第２Ａ図乃至第２Ｄ図は、互いに10nsのパル
ス・ラスタに時間的に関係付けられた、1nsの時
間ラスタになつているパルス間隔及びそのような
パルス間隔時間内に発生した他のパルス列に関す
るパルスを示している。

それらの図に示された例（第３図も含めて）
は、無駄時間なしに連続的なパルス間隔を発生さ
せるとともに、それらのパルス間隔時間内に他の
パルス列のパルスを発生させる、特願昭56−
71515号（特公昭60−42422号）に開示された方法
を要約して説明するのに役立つ。この例では、基
準となるパルス列のパルス間隔及びこのパルス間
隔に関係付けられた他のパルス列のパルスについ
ての時間分解能は、1nsである。パルス間隔の発
生は、100MHzの水晶発振器による10nsの時間ラ
スタに基づいている。

100MHzの発振器から導出される10nsの時間ラ
スタのパルス波形が、第２Ａ図に示されている。
この時間ラスタは、パスＩに関係している。第２
Ｂ図に示されているように、例えば、パルス間隔
は、各々、IV1＝124ns及びIV2＝139nsの時間と
なるように予め決められる。各パルス間隔の開始
点及び終了点は、各々、マーキング・パルス１
Ａ，２Ａ，３Ａによつて示されている。パルス間
隔は、互いに無駄時間なく続いている。従つて、
パルス間隔の終了点を示すマーキング信号は、同
時に、次のパルス間隔の開始点を示している。第
２Ｄ図は、どのようにパルスIM１及びIM２が
個々のパルス間隔IV１及びIV２の間で予め決め
られ、各パルス間隔を示すマーキング・パルスの
開始点に時間的に関係付けられるかを示してい
る。先端がパルス間隔IV１の開始点からI1A＝
44ns離れているパルスが、最初のパルス間隔IV
１の時間内に現われる。

パルスIM１の先端は、連続した10nsの時間ラ
スタ４個（４×10ns＝40ns）と遅延線によりもた
らされる4ns（44−40＝４）の遅延とから、カウン
タの制御の下に導出される。このように、100M
Hzの水晶発振器による10nsの時間ラスタを基準値
として用いるので、水晶発振の精度が、他のパル
ス列のパルスの先端及び後端を決めることについ
ては維持されている。許容されるべき唯一の誤差
は、1nsだけスタガされた遅延線のタツプの許容
誤差である。

パルスIM１の後端も、同様に決められる。パ
ルスIM２についてもまた、パルス先端及び後端
をカウンタの制御と遅延とにより予め決められた
とおりにするために、マーキング・パルス２Ａの
開始点は、10nsの時間ラスタの開始点と一致しな
ければならない。しかしながら、ことことは、
IV1＝124nsには当てはまらない。それ故に、第
２Ａ図より10nsの時間スラタは、4nsだけ時間的
にシフトされて、パスに関係付けられる。この
ように、パルスIM２の先端（I2A＝73ns）は、
確実にカウンタの制御の下で予め決められる
（10nsの時間ラスタ７個と3nsの遅延とを提供し
て）。

適切なパルス遅延にのみ基づいてパルスの先端
及び後端を決めることも、考えられるであろう。
このために必要な回路とは別に、そのような解決
策は、次のような欠点を有することになるであろ
う。即ち、マーキング・パルス１Ａ及び２Ａの発
生時刻に各々誤差が生じ（第２Ｂ図に対の矢印で
示されている）、全体に伝わることである。これ
により、他のパルス列のパルスとパルス間隔との
時間関係が、許容できない位に連続して害され
る。

そこで、特願昭56−71515号では、パルスIM１
及びIM２の先端及び後端のタイミングを水晶発
振の精度に同期させることが提案された。これに
よつて、個々のパルス間隔時間内で、他のパルス
列に関するパルスの先端及び後端を、カウンタの
制御の下に水晶発振の精度で決めることができる
ようになつた。第３図は、特願昭56−71515号に
より開示された方法（第２Ａ図乃至第２Ｄ図参
照）を実施するための回路を示している。100M
Hzの発振器３０１は、パスと示された回路の部
分とパスと示された回路の部分との両方につい
て用いられる。示した時間データは、単に１つの
例に過ぎず、第２Ｂ図及び第２Ｄ図におけるパル
ス間隔IV１，IV２及びパルスIM１，IM２の時
間関係を表わす。個々のパルス間隔が、交互にパ
ス及びパスで発生される。パルス間隔IV１
がパスで発生されると仮定する。説明を簡単に
するため、パルス間隔IV１の開始点としてのマ
ーキング・パルス１Ａは、10nsの時間ラスタの開
始点と一致していると、さらに仮定する。従つ
て、この時間ラスタは、1nsだけスタガされたタ
ツプ（１乃至９）を備えた遅延線３０２によつて
は遅延されないと仮定する。10nsの時間スラタ列
がアンド・ゲート３０３に与えられる。このアン
ド・ゲート３０３の第２の入力は、パルス間隔
IV1＋IV2の時間長（124ns＋139ns）のために条
件付けられる。回路４００は、パルス間隔の開始
点と終了点とを示す1nsの時間ラスタのマーキン
グ・パルス（１Ａ，２Ａ，３Ａ等）に関する開始
点と終了点とを発生するように動作する。パルス
間隔は、パス及びパスで交互に発生される。
フリツプ・フロツプ回路３０４（パス）及び３
０６（パス）により、連続するマーキング・パ
ルスから信号が発生される。この信号の時間長
は、パスではIV1＋1V2であり、パスでは
IV2＋IV3である。パルス間隔IV1＋IV2（パス）
の時間長の間存在するこの信号は、アンド回路３
０３に印加される。このようにして、アンド回路
３０３は、その時間の間条件付けられ、10nsの時
間ラスタを対応する数だけ通過させる。アンド回
路３０３の次のパルス発生回路３０５において、
パルスIM１がパルス間隔IV１の間で発生され
る。このパルス発生回路３０５は、先に述べたよ
うに、10nsの粗い時間ラスタについてはカウンタ
の制御の下で動作し、1nsの細い時間ラスタにつ
いては遅延線の制御の下で動作する。パルスIM
１の先端は、マーキング・パルス１Ａの発生後
44ns経過してから発生されなければならないが、
特願昭56−71515号に詳細に示されている回路３
０５によつて、単に、10nsの時間ラスタ４個と
4nsの遅延とについて、カウンタの制御による比
較を行なうだけで良い。従つて、パルスIM１の
先端は、カウンタ及び遅延線の制御の下に決めら
れる。

第２Ａ図乃至第２Ｄ図に関して、既に、パス
において10nsの時間ラスタが例えば4nsだけ遅延
されることを述べた。この値は、1nsの時間ラス
タによるパルス間隔の時間長と10nsの時間ラスタ
を整数倍した時間長との差を表わしている。この
値は、パルス・パターンの発生前にわかつてい
る。例えば、パス及びで交互に発生される
個々のパルス間隔についてのこのような差の値
は、レジスタ４０１又は４０２に記憶することが
でき、そして遅延線３０２又は３０７を制御する
ために用いることができる。

パルス間隔IV２（パス）については、この
値は、先に述べたように4nsである。この制御値
によつて、遅延線３０７の各タツプが付勢され、
それで、4nsの位相シフト（第２Ｃ図参照）が、
10nsの時間ラスタについて得られる。

パスについての回路の機能は、パスについ
ての回路の機能に類似している。特願昭56−
71515号に開示されたこの２つのパスを用いる方
法では、パルス間隔を開始させるマーキング・パ
ルスの開始点の10nsの時間ラスターに一致させる
必要がある。１つの遅延線のみ（１つのパスの
み）を用いるときには許容誤差とならざるを得な
い待ち時間が、２つのパスを用いる方法で避けら
れる。特願昭56−71515号によれば、これらの待
ち時間は、いわゆる過渡現象の発生に起因してい
る。待ち時間には、もし１つの遅延線のみのタツ
プを切換えるなら、10nsの時間ラスタの開始点を
得るのに必要となるような時間が、含まれてい
る。

このことにより、水晶発振器の10nsの時間ラス
タについてはほぼ１周期の待ち時間（過渡現象）
が存在してしまうであろう。

しかしながら、実際には、これらの待ち時間
は、次の２つの理由のために大変長くなつてい
る。即ち、 遅延線のあるタツプから他のタツプへの切換え
のときに、例えば、降下している電圧が降下を停
止させられて、最初に上昇させられることが起き
る。このような場合には、計数動作に適した新し
いエツジ（edge）が新しい遅延線タツプで利用
できるまで、余計な待ち時間が存在する。

100ピコ秒（ps）だけスタガされたタツプを有
する公知の細い時間の遅延線（遅延信号処理には
適するが、100MHz範囲の周期的処理には適さな
い）が、第３図の遅延線３０２又は３０７の代わ
りに用いられるときには、100MHzの基本周波数
を変えることにより、余計な待ち時間を生じるこ
とになる。これらの細い時間の遅延線は、LCデ
バイスから成り、直列接続したときには、LC等
価回路図における同軸ケーブルの周波数及び特性
インピーダンスの安定度に達しないので、過渡現
象について余計な問題が生じる。

特願昭56−71515に開示された方法には、次の
ような不利な点が存在する。即ち、 (1) ２つのパスを用いる方法に必要な回路手段
が、精巧にものになつている。

(2) 遅延線３０２及び３０７（第３図参照）のタ
ツプについての調整の許容誤差が、所望のパル
ス列を発生させるシステム全体に伝わり、誤差
（パルス間隔の開始点を示す基準時点の変動）
を生じる。これらの許容誤差を低減させるため
に、遅延線は、各伝播時間を有する複数の同軸
ケーブルで前もつて構成された。

(3) ２つの連続するパルス間隔から待ち時間を引
いた時間長を越えるような長さのパルス（他の
パルス列に関する）を、発生することができな
い。

多くの場合、パルス間隔の長さに最大値があつ
て、この最大値をそのパルス間隔時間内に発生さ
れるべき他のパルス列のパルスにも適用してい
る。

要するに、たとえ第３図の遅延線３０２，３０
７を100psの時間スタガを有する遅延線で置換す
ることができたとしても（このような100psのス
タガされた遅延線タツプを調整するのに必要な手
段は、高価であり、誤差がシステム全体を伝わる
ことになり、要求される時間的条件でパルス列を
発生することが危くなる。）、前記のような２つの
パスを用いる方法では、1nsよりも高い時間分解
能で基準となるパルス間隔及びこのパルス間隔に
関係付けられた他のパルス列のパルスを発生する
ことはできない。現在利用できる電子回路、特に
カウンタは、基本周波数の増加に対処できないで
あろう。

〔本発明の概要〕

本発明の目的は、より細い時間のラスタで基準
となるパルス列のパルス間隔時間内に他のパルス
列のパルスを発生させる方法を提供することであ
る。この細い時間ラスタとしては、1nsの時間ラ
スタより10倍も細い100psの時間ラスタが好まし
い。

本発明により、回路技術の点から扱うのがより
複雑である1nsスタガされたタツプを有する遅延
線の1nsの時間ラスタによらなくても、より容易
に使用できる粗い時間ラスタ（好ましくは10nsに
よつて、パルスを発生することが可能となる。

そのように、粗い時間ラスタでパルスを発生す
ることにより、水晶発振の精度が保証される。即
ち、パルス発生の精度を悪くする時間についての
偏差が、パルス発生システムの全体に伝播するこ
とはない。

このような本発明は、次のような構成をなす。
即ち、 パルスの開始について細い時間ラスタの第１遅
延補正値が関係付けられた第１パルス列を粗い時
間ラスタで発生し、 パルスの開始及び終了について細い時間ラスタ
の第２及び第３遅延補正値が前記第１パルス列の
対応するパルスを基準にして関係付けられた第２
パルス列を粗い時間ラスタで発生し、 前記第２及び第３遅延補正値に前記第１遅延補
正値を加えて第４及び第５遅延補正値を形成し、 パルスの開始及び終了が前記第２パルス列のパ
ルスの開始及び終了よりも前記第４及び第５遅延
補正値だけ遅延された第３パルス列を発生するこ
とである。

以下に、基準となるパルス列のパルス間隔時間
内で所定の時間関係を有する他のパルス列のパル
スを高時間分解能で発生させることに関する、特
願昭56−71515号に開示されたシステム（以下旧
システムとする。）と本発明によるシステム（以
下、新システムとする。）とについての不都合な
点と有利な点とを概略的に示して、本発明の効果
を把握できるようにする。

このために、両システムとも、10nsの粗い時間
ラスタを提供する水晶発振器の100MHzに基づい
ていると仮定する。しかしながら、利用できる回
路の動作速度によるが、それ以外の周波数の発振
器を用いることも、同様に考えられる。

(1) 得ることができる最小のパルス間隔長 旧システムでは遅延線のタツプにおける基本
周波数（100MHz）の切換に左右される回路技
術によつて、この値は制限されていた。使用回
路技術によるが、例えば、50ns及び30nsの最小
所期間隔時間が各々必要とされ、それらの時間
が得られていた。

新システムでは、基本周波数の切換えは省か
れている。それ故に、最小の間隔長は、約10ns
に達するとにかく速い回路の動作速度によつて
のみ、制限されるだけである。

(2) パルス間隔の時間分解能 旧システムでは、この値は、遅延線のタツプ
の時間スタガによつて定まつていた。1nsの時
間分解能には、既に精巧な調整が必要であつた
し、その時間分解能を適宜上げることはできな
かつた。使用回路技術によるが、旧システムの
時間分解能は、１乃至5nsである。

新システムでは、パルス間隔の時間分解能
は、各使用回路技術によつて制限されることは
ない。新システムのパルス間隔の時間分解能
は、単に、補正加算器（第７図の709）につい
て適宜予め決められる細い時間ラスタの値に基
づいている。もしこれらの補正値が100psの時
間ラスタに関するのなら、パルス間隔の時間分
解能は100psであり、従つて、旧システムの時
間分解能より10倍以上も良い時間分解能を達成
できる。

(3) パルスの時間分解能 旧システムでは、利用できる回路の動作速度
（特に、10nsの計数速度に対するカウンタの動
作速度）のために、1nsを越える時間分解能を
達成できなかつた。

新システムでは、時間分解能は、単に、加算
補正回路が続いている細い時間の遅延線におけ
るタツプの時間スタガによつて決まる。タツプ
の時間スタガが100psである遅延線は、既に市
販されている。新システムの時間分解能は
100psであり、従つて、旧システムの時間分解
能より10倍以上も良い時間分解能を達成でき
る。特に、利用できる回路を用いる新システム
によつても、50psさらには10psの時間分解能
（第１０図参照）を達成できることを指摘して
おく。

(4) パルス長 旧システムの最大パルス長は、２×パルス間
隔長一遅延線において切換られる際の基本周波
数に関する“待ち時間″（20乃至30nsの過渡時
間）である。従つて、旧システムのパルス長に
は上限が存在する。しかしながら、このような
ことは新システムではない。なぜなら、基本周
波数を切換えないし、パルス長を決める補正値
を適当な大きさにしたり、適当な時間の間記憶
させておくことが可能だからである。

(5) 精度 新旧両システムとも、発生されるべきパルス
の反復精度は、水晶発振器の精度に基づいてい
る。従つて、反復精度は、水晶発振の安定性と
言える。市販の100MHzの水晶発振器では、周
波数の精度は、0.1ppm（part per million）で
ある。

旧システムの絶対精度は、次のような要因が関
与している。即ち、水晶発振器の偏差（無視でき
る）、基本周波数を切換える際の遅延線に関する
調整の偏差、２つのパスの調整回路３１０（第３
図）の精度、パルスを発生させるのに使用する遅
延線の許容誤差、及び全回路の温度曲線である。

新システムの絶対精度は、水晶発振器の無視で
きる偏差は別として、単に、次のような要因が関
与している。即ち、パルスを発生するのに使用す
る細い時間の遅延線５１５（第５図）に関する許
容誤差と、この遅延線のみの温度依存（全回路の
温度依存というよりも）とである。これは、
100MHzの水晶発振器が直接（旧システムのよう
に、相互接続された回路グループなしに）この遅
延線に作用することから明らかである。

基準パルス列のパルス間隔の間に様々な時間関
係を有する他のパルス列のパルスを発生させる公
知の類似技術には、いわゆる何パーセントかの誤
差が存在するという重大な欠点がある。この種の
技術では、ほぼ直線的に増加する電圧が比較電圧
と比べられる。両方の電圧が等しいときに、他の
パルス列のパルスの先端又は後端が定まる。電圧
が直線的に上昇し始める時と他のパルス列のパル
スの先端又は後端が定まる時との間で経過する時
間によつて、大きな時間値についてよりも小さな
時間値についての方がより小さい何パーセントか
の誤差が生じる。これにより、そのような技術
は、特に大きな時間値の精度に関して、非常に不
正確になる。この種の何パーセントかの誤差は、
本発明による新システムでは除かれる。なぜな
ら、予め決められた大きさの独立した時間値に
は、単にこれらの値に独立な水晶発振器の精度と
細い時間の遅延線の一定した許容誤差とが関与す
るだけだからである。

〔本発明の実施例〕

最初に、第６Ａ図乃至第６Ｉ図を用いて、本発
明の原理を説明することにする。その後、これら
の図に示されたように基準となるパルス列のパル
ス間隔及びこのパルス間隔に関係付けられた他の
パルス列のパルスを発生するための回路について
説明することにする。

第６Ａ図乃至第６Ｉ図は、基準となるパルス列
のパルス間隔及びそれらの間隔時間内に発生する
他のパルス列のパルスについての時間波形を示し
ている。表示は、同じ時間スケールに基づいてお
り、基準となるパルス列のパルス間隔及び他のパ
ルス列のパルスが互いに示されているので、それ
らのパルス間隔及びパルスが粗い時間ラスタで表
示されている特定の時間について、補正値を与え
ることができる。こうして、本発明の原理と本発
明の方法を実施するための回路の機能とを、容易
に理解することができる。

第６Ａ図乃至６Ｉ図に示された時間データは、
現在利用できる電子デバイスにより容易に達成で
きる値である。より速い動作速度の電子デバイス
については、現在利用できる程度まで、それに応
じて時間データを変更しなければならないであろ
う。言い換えれば、より速い動作速度の電子デバ
イスが利用できるなら、本発明は100psの時間ラ
スタに関して実施例が示されるが、本発明をさら
に細い時間ラスタに適用することも可能である。

第６Ａ図は、３つの間断無く続いた所期パルス
間隔TNを示している。これらのパルス間隔は、
間断無く続く２つのマーキング・パルスの先端の
間に生じると仮定する。所期パルス間隔は全て、
100psの時間ラスタに基づいている。即ち、各所
期パルス間隔の時間長は、100psの整数倍である。
第１及び第２の所期パルス間隔は、時間長Ｔ１及
びＴ２が56.4nsであり、一方第３の所期パルス間
隔は、時間長Ｔ３が47.3nsである。個々の所期パ
ルス間隔の時間長は、適宜決められる。例示の所
期パルス間隔は仮定したものであることを指摘し
ておく。必ずしも、それらを実際に回路によつて
発生させなくても良い。それらの時間長は、デジ
タル値として予め決められる。

所期パルス間隔（第６Ａ図）は、第６Ｂ図のよ
うに、10nsの粗い時間のパルス間隔TNGに細別
される。このパルス間隔TNGの各々は、所期の
粗いパルス間隔補正値KTNG（第６Ｃ図）に関係
付けられる。

こうして、所期パルス間隔T1＝56.4ns（第６Ａ
図）は、所期の粗いパルス間隔補正値KT1G＝
6.4nsと関係付けられた所期の粗いパルス間隔
T1G＝50ns（第６Ｂ図）となる（それで、所期パ
ルス間隔Ｔ１は、T1G＋KT1G＝50＋6.4＝56.4ns
から導出される）。

所期の粗いパルス間隔（第６Ｂ図）は互いに間
断無く続いてはいないので、100psの細い時間ラ
スタから成る粗いパルス間隔補正値KTOn（第６
Ｆ図）と関係付けられた、10nsの粗い時間ラスタ
から成る連続するパルス間隔TOn（第６Ｅ図）
が、第６Ｂ図及び第６Ｃ図による時間データから
順次発生される。

第６Ｄ図は、発生が個々の所期パルス間隔に関
係付けられた所期パルスＩを示している。従つ
て、所期パルスＩ１は、所期パルス間隔Ｔ１の開
始後、I1A＝16.7ns経過してから開始し、I1E＝
41.6ns経過してから終了すると仮定する。

所期パルスＩ２の開始点及び終了点は、所期パ
ルス間隔Ｔ２の開始点に時間的に関係付けられ
る。所期パルスＩ２は、所期パルス間隔Ｔ２の開
始後、I2A＝33.5ns経過してから開始し、I2E＝
73.7ns経過してから終了すると仮定する。同様
に、所期パルスＩ３は、所期パルス間隔Ｔ３の開
始後、I3A＝30.7ns経過してから開始し、I3E＝
42.5ns経過してから終了する。これらの時間デー
タは、適宜、100psの時間ラスタで定められるこ
とを、指摘しておく。

所期パルスの時間長は、後続の所期パルス間隔
にまで伸びるように選択することもできる。所期
パルスＩ２は、その例である。このパルスは、所
期パルス間隔Ｔ２で開始して、所期パルス間隔Ｔ
３の間に終了する。

この実施例によつて発生されるべき所期パルス
列（第６Ｄ図）は、予め決められるべき時間関係
のうちの単なる１つの例を構成する。その例（第
６Ａ図及び第６Ｄ図に示された）では、第６Ｄ図
による所期パルス列は、単に、個々の所期パルス
間隔（第６Ａ図）の時間長の値と個々の所期パル
ス間隔に関係付けられた所期パルスの開始時間及
び終了時間とによつて指定される。

これらの所期データ並びに第６Ｂ図及び第６Ｃ
図のデータに各々基づいて、連続する所期の粗い
パルス間隔TOnが、10nsの粗い時間ラスタで発
生される（第６Ｅ図）。

この粗い時間ラスタは、例えば次のことを意味
している。即ち、粗いパルス間隔は、第６Ａ図に
おけるような100psの時間ラスタの代わりに10ns
の時間ラスタになつている。

このようにして、56.4nsの所期パルス間隔Ｔ１
（第６Ａ図）は、50nsだけの粗いパルス間隔TO
１（第６Ｅ図）に変換される。実際には所期パル
ス間隔Ｔ１は50ns（TO１）後に終了しないので、
TO１（＝50ns）の時間値に補正値KTO２を付加
することを仮定して所期パルス間隔Ｔ１の時間長
56.4nsを得るために、補正値KTO2＝56.4−50＝
6.4nsが粗いパルス間隔TO１の終了点に付加され
なければならない。

粗いパルス間隔TO２の時間長60nsは、次のよ
うにして得られる。即ち、補正値KTO2＝6.4ns
（TO１の終了点）を、所期パルス間隔Ｔ２の時
間長56.4nsに付加する。その結果得られる合計、
即ち56.4＋6.4＝62.8nsを10nsの時間ラスタ（第６
Ｅ図）にして、粗いパルス間隔TO２について
60nsという時間長が得られる。TO２の終了点で
考慮すべき補正値KTO３は、62.8−60＝2.8nsで
ある。

粗いパルス間隔TO３についても同様である。
即ち補正値KTO3＝2.8ns（TO２の終了点で）が、
所期パルス間隔Ｔ３の時間長47.3nsに付加され
る。47.3＋2.8＝50.1nsの結果、粗い時間ラスタの
パルス間隔TO３は、50nsとなり、補正値KTO４
は、50.1−50＝0.1nsとなる。

第６Ｅ図及び第６Ｆ図の時間データは、また第
６Ｂ図及び第６Ｃ図からも導出できる。

所期パルスIn（第６Ｄ図）から導出されるべき
粗い時間ラスタの粗いパルスIOn（第６Ｇ図）は、
粗いパルス間隔TOn（第６Ｅ図）に関係付けられ
る。この粗い時間ラスタとは、次のことを意味す
る。即ち、粗いパルスは、10nsの粗い時間ラスタ
に基づいており、第６Ｄ図におけるような100ps
の細い時間ラスタには基づいていないということ
である。粗いパルスの開始点及び終了点は、対応
する粗いパルス間隔の開始点に粗い時間ラスタで
関係付けられる。もし、第６Ｄ図による所期パル
スが所期の粗いパルス間隔TO１（第６Ｅ図）の
開始後I1A＝16.7nsに開始するなら、10nsの粗い
時間ラスタの粗いパルスIO１は、IO１Ａで、即
ち10ns後に開始しなければならない。その差であ
る16.7−10＝6.7nsは粗いパルスIO１（第６Ｇ図）
の開始点に関係した補正値KTO1A＝6.7nsによつ
て考慮される。所期パルスＩ１は、粗いパルス間
隔TO１（第６Ｅ図）の開始後I1E＝41.6ns（第６
Ｄ図）で終了するので、10nsの時間ラスタの粗い
パルスIO１（第６Ｇ図）は、IO１Ｅ＝40ns後に
終了しなければならない。従つて、粗いパルス
IO１の終了点についての補正値KIO１Ｅは、41.6
−40＝1.6nsとなる。第６Ｇ図における粗いパル
スIO２は、次のようにして定まる。即ち、所期
パルスＩ２（第６Ｄ図）は、所期パルス間隔Ｔ２
の開始後I2A＝33.5nsに開始する。この値のうち、
30nsが粗い時間ラスタとして、そして3.5nsが粗
いパルスIO２（第６Ｇ図）の開始点に関係した
補正値KIO２Ａとして、とらえられる。たとえ、
後続のパルス間隔の開始点が所期パルス間隔Ｔ２
の開始点と一致しなくても、粗いパルスIO２の
開始点は、粗いパルス間隔TO２の開始点に関係
付けられる。補正値KTO2＝6.4nsは、２つのパ
ルス間隔Ｔ２及びTO２の開始点間の時間差に等
しいが、この補正値は、第６Ｅ図の粗いパルス間
隔TO１の終了点において既に考慮されている。
粗いパルスIO２の終了点においても同様である。
第６Ｄ図からわかるように、所期パルスＩ２は、
所期パルス間隔Ｔ２の開始後I2E＝73.7nsに終了
する。この73.7nsは、第６Ｇ図の粗い時間ラスタ
に関するIO2E＝70nsと、粗いパルスIO２の終了
点に関する補正値KIO2B＝73.7−70＝3.7ns（第６
Ｈ図）とに分けられる。このようにして、粗いパ
ルスIO２は、粗いパルス間隔TO２（第６Ｅ図）
の開始後30ns経過して開始し、70ns経過して終了
する。

粗いパルスIO３（第６Ｇ図）についても、同
様に定められる。即ち、所期パルスＩ３（第６Ｄ
図）は、所期パルス間隔Ｔ３の開始後I3A＝
30.7nsに開始するので、この値は、IO3A＝30ns
（第６Ｇ図）と粗いパルスの開始点に関する補正
値KIO3A＝30.7−30＝0.7nsとに分けられる。粗
いパルスIO３は、粗いパルス間隔TO３（第６Ｅ
図）の開始後IO3E＝40ns経過して終了し、
KIO4B＝2.5ns（第６Ｈ図）の補正を受ける。

このようにして、第６Ａ図の所期パルス間隔
TNから、補正値KTOn（第６Ｆ図）を関係付け
た粗い時間ラスタの粗いパルス間隔TOn（第６Ｅ
図）が導出される。粗いパルス間隔及びそれに関
係した補正値のこれら時間データから、元の所期
パルス間隔（第６Ａ図）を発生させることは可能
である。

一方、所期パルスIn（第６Ｄ図）は、適切な補
正値KIOn（第６Ｈ図）を関係付けた粗いパルス
IOn（第６Ｇ図）に変換される。元の所期パルス
In（第６Ｄ図）は、対応する所期パルス間隔の開
始点に関係付けられているが、この所期パルスを
IOn及びKIOnの時間データから形成することは、
可能である。

さらに、TOn、KTOn、IOn及びKIOnのデー
タから元の所期パルスIn（第６Ｄ図）を完全に形
成することは、可能である。このために、以下の
ようなわかる値を考慮しながら、粗いパルスIOn
（第６Ｇ図）を基礎として用いる。即ち、 個々の粗いパルス間隔TOnの時間長（第６Ｅ
図）TOnについての補正値KTOn（第６Ｆ図）粗
いパルス間隔TOnの開始点に関係付けられてい
て、粗いパルスの開始点及び終了点を定める時間
値 粗いパルスIOn（第６Ｇ図）の開始点及び終了
点についての補正値KIOn（第６Ｈ図） これらのわかる値から元の所期パルスIn（第６
Ｄ図）を発生することができる。このためには、
TOnについての適切な補正値KTOn（第６Ｆ図と
IOnについての適切な補正値KIOn（第６Ｈ図）と
を合計するだけで良い。このような合計した補正
SKnA／Ｅ＝KTOn＋KIOnが得られ、第６Ｉ図
に示されている。粗いパルスIO１の開始点につ
いての合計した補正値SK１Ａは、KTO1＝０と
KIO1A＝6.7nsとを加えることにより得られる。

粗いパルスIOnの終了点についての補正値
SK1Eは、補正値KIO1E＝1.6ns（第６Ｈ図）と粗
いパルス間隔TO１の開始点についての補正値
KTO1＝０とを合計することにより得られる。同
様に粗いパルスIO２の開始点についての合計し
た補正値SK２Ａは、補正値KIO2A＝3.5nsと粗い
パルス間隔TO２の開始点についての補正KTO2
＝6.4nsとを合計することにより得られる。

粗いパルスIO２の終了点についての合計した
補正値SK２Ｅは、粗いパルスIO２の終了点につ
いての補正値KIO2B＝3.7nsと粗いパルス間隔
TO２の開始点についての補正値KTO2＝6.4nsと
を合計することにより得られる。粗いパルスIO
３についての合計した補正値SK３Ａ及びSK３Ｅ
も、同様にして得られる。

このように、合計した補正値SKnA／Ｅを得る
ために、粗いパルスIOnについての補正値KIOn
が、各場合に（ｎ＝１、２、３……）対応する粗
いパルス間隔TOnの補正値に付加される。

この加算によつて、例えば合計した補正値
SK2E＝6.4＋3.7＝10.1nsの場合のように、十の位
の桁上げが生じることがある。このような場合に
は、十の位の桁上げ(1)を後で特別な方法により考
慮に入れることになる。

合計した補正値SKnA／Ｅ（第６Ｉ図）は全て、
もし存在しても十の位の桁上げを考慮することな
く、粗いパルスIOnの開始点と終了点に関して選
択された時間遅延値TDnA／Ｅ（TD1A＝6.7ns；
TD1E＝1.6ns、TD2A＝9.9ns；TD2E＝0.1ns等）
として、提供される。合計した補正値を得る間に
生じる十の位の桁上げ（例えば、SK2Eを得る場
合）は、第６Ｋ図において考慮される。この図
は、その桁上げが起きたときにはTOnの補正に
桁上げが必要であることを示している。それで桁
上げが、TDnA／Ｅに加えて考慮に入れられる。
示した例では、十の位の桁上げは、10nsの値に対
応している。

明らかに、選択した時間遅延TDnA／Ｅ（第６
Ｊ図）値から所期パルスIn（第６Ｄ図）を発生す
ることは可能であり、また、十の位の桁上げの場
合（第６Ｋ図）にTOnの補正を粗いパルスIOn
（第６Ｇ図）に基づいて行なうことは可能である。

例えば、I1A＝16.7ns（第６Ｄ図）は、IO1A＝
10nsとTD1A＝6.7nsとを合計して得られる。

その他の値は、次のようにして得られる。即
ち、I1E＝IO1E（＝40ns）＋TD1E（＝1.6ns）＝
41.6ns所期パルスＩ２（第６Ｄ図）についての開
始点及び終了点の値を定めるために、TO２につ
いてわかつている開始点の時が、基準値として用
いられる。この時以後について、TD2A（＝
9.9ns）がIO2A（＝30ns）に加えられて、I2AT＝
39.9nsが得られる。この値I2ATは、粗いパルス
間隔TO２の開始点に関してのみ、所期パルスＩ
２（第６Ｄ図）の開始点を示すことになる。

テストにより、この計算が正しいことが示され
る。即ち、パルスＩ２は、パルス間隔TO１（及
びＴ１）の開始点に関係付けられているが、この
パルスＩ２は、その開始点から56.4ns（第６Ａ図）
＋33.5ns（第６Ｄ図のI2A）＝89.9ns後に開始する。
粗いパルス間隔TO２の開始時は50nsである。パ
ルスＩ２の開始点をこの50nsの値に関係付ける
と、パルスＩ２は、パルス間隔TO２の開始後
89.9−50＝39.9ns経過してから開始する。

先に述べたように、この39.9nsの値は、30ns
（IO2A）に9.9ns（TD2A）を加えることにより
（30＋9.9＝39.9）得られる。

粗いパルス間隔TO２の開始点に関するパルス
Ｉ２の終了点の時間値は、次のような計算によつ
て得られる。即ち、 70ns（IO2E）＋0.1ns（TD2E）＋10ns（合計した補
正値SK2Eを得たときに生じた十の位の桁上げに
起因している）＝80.1ns これが正しいことは、次のようにして確めるこ
とができる。即ち、もしパルスＩ２の終了点をパ
ルス間隔TO１の開始点に関係付けるなら、
80.1nsの値をTO１の時間長50nsに加えて、
130.1nsを得る。I2Eの値73.7nsをパルス間隔Ｔ１
の時間長56.4nsも加えても、同じ結果が得られ
る。この場合にもまた、その結果は130.1nsであ
る。

選択された時間遅延値TD3A及びTD3Bと補正
値IO3A及びIO3EとからパルスI3の開始点及び終
了点の時間値を得る場合も、同様な計算が必要で
ある。この場合、十の位の桁上げは存在しない。

要するに、粗い時間ラスタの対応する粗いパル
ス間隔の開始点に関して、所期パルスIn（第６Ｄ
図）の開始点及び終了点についての時間データを
次のように得ることが可能である。即ち、 I1AT＝IO1A＋TD1A＋十の位の桁上げ^* I1ET＝IO1E＋TD1E＋十の位の桁上げ^* I2AT＝IO2A＋TD2A＋十の位の桁上げ^* I2ET＝IO2E＋TD2E＋十の位の桁上げ^* ＊はそのような桁上げが存在するなら、桁上げ
が考慮されることを示している。

計算値は粗いパルス間隔（第６Ｅ図）の開始点
に関係付けられていて、所期パルス間隔Ｔ（第６
Ａ図）の開始点には関係付けられていないことを
指摘しておく。

所期パルス間隔Ｔ１の開始点は粗いパルス間隔
TO１の開始点と一致しているので、この場合に
のみI1A＝I1AT及びI1E＝I1ETとなる。

粗いパルス間隔TOn（第６Ｅ図）についての時
間値がわかつているので、第６Ｇ図のIOnの値
（IO１Ａ，IO１Ｅ，IO２Ａ，IO２Ｅ等）、選択さ
れた時間遅延値TDnA／Ｅ（第６Ｊ図）及び十の
位の桁上げ（第６Ｋ図）から所期パルスInについ
ての時間データを得ることには、何ら問題はな
い。従つて、各々の場合に、所期パルスＩ（第６
Ｄ図）の開始点を粗いパルス間隔（第６Ｅ図）の
開始点に関係付けることは可能である。

第１図は、線５３６に100psの時間ラスタで所
与の時間関係の所期パルスIn（第６Ｄ図）を発生
する装置の概略ブロツク図である。

10nsの時間ラスタは、100MHzの基本周波数を
有する水晶発振器１から得られる。この時間ラス
タは、線５２１を介して、発生器２と発生器３と
に印加される。この発生器２は、線５３８に10ns
の粗い時間ラスタで粗いパルス間隔TOn（第６Ｅ
図）を発生し、また線５３７に100psの細い時間
ラスタで補正値KTOn（第６Ｆ図）を発生するも
のである。一方、発生器３は、10nsの粗い時間ラ
スタの粗いパルス間隔TOnの間に、100psの細い
時間ラスタで所期パルスIn（第６Ｄ図）を発生す
るものである。

発生器２の機械及びその原理は、既に、特願昭
54−81578号に示されている。この発生器につい
ては、第７図を用いて説明する。

発生器３は、本願により開示されたものであ
る。この発生器については、第４図及び第５図を
用いて説明する。

第７図に、特願昭54−81578号による回路を示
す。この回路は、100psの細い時間ラスタの補正
値KTOn（第６Ｆ図）に基づいて10nsの時間ラス
タの粗いパルス間隔TOn（第６Ｅ図）を発生す
る。このような補正値を発生することは、特願昭
54−81578号の主題ではないが、このような特徴
は、前記特許出願の回路にわずかの変更をもたら
すに過ぎない。従つて、前記特許出願のうち、本
発明の理解を容易にする必要な部分についての
み、以下詳細に示すことにする。本発明に関して
第７図に示された回路は次のことを行うのに役立
つことを指摘しておく。即ち、 (a) 第６Ｂ図及び第６Ｃ図のように、10nsの粗い
時間ラスタで粗いパルス間隔の時間長を定め
て、デジタル的な時間値からこれらの粗いパル
ス間隔の開始点を示す信号（第６Ｅ図）を発生
すること (b) 粗いパルス間隔（第６Ｅ図）のこれら粗い時
間ラスタ値についての補正値KTOn（第６Ｆ図）
のみを、100psの細い時間ラスタのデジタル的
な時間値として提供すること 記憶装置７０１−１（第７図）は、プロセツサ
に制御されて、各粗いパルス間隔についての
TnG値（第６Ｂ図）及びKTnG値（第６Ｃ図）
を連続的に提供する。TnG値は、線７０６を介
してダウン・カウンタ７０２にロードされる。こ
のダウンカウンタは、基本周波数（線５２１）で
減少計数動作をする。０−計数値に達すると、粗
い時間ラスタの粗いパルス間隔についての開始点
又は終了点を示す信号が、０−計数値検出器７０
４により発生される。回路３１０において、この
信号が、線５３８にTOnの開始を示す信号用の
パルスを発生させるために用いられる。さらに説
明する加算処理の間に桁上げが生じたときには、
回路７０５によつて、１計数値だけダウン・カウ
ンタの計数クロツクが遅延される。一方、線７０
６にTnG値を発生するときには、対応する粗い
パルス間隔についての補正値KTnGが線７０７で
利用できると仮定する。このKTnG値は、レジス
タ７０８にロードされ、このレジスタから加算器
７１２に与えられる。この加算器の第２入力は、
レジスタ７０９に接続されている。このレジスタ
７０９は、その時には値０になつていると仮定さ
れるものである。加算器７１２によつて、レジス
タ７０８と７０９の内容が加算され、その結果得
られた合計（もし存在しても、十の位の桁上げを
考慮に入れることなく）が、100psの細い時間ラ
スタの補正値KTOn（第６Ｆ図）として線５３７
に発生される。線５３８にTOn信号を発生する
ときに、対応する補正値KTOnが線５３７に発生
される。

加算結果が線７１１によつてレジスタ７０９に
与えられ、次の粗いパルス間隔に対して考慮され
る。もし加算器７１２で十の位の桁上げが発生し
たなら、この桁上げが回路７０５に与えられる。
十の位の桁上げに応答して、カウンタを含むこの
回路により、ダウン・カウンタ７０２のロード処
理が、次の粗いパルス間隔について１計数値
（10ns）だけ線７１０を介して遅延させられる。

レジスタ７０８及び７０９は、線７１０を介し
てクロツク制御される。こうして、第７図に示さ
れた回路は、線５３８に第６Ｅ図のような粗いパ
ルス間隔を提供し、線５３７に第６Ｆ図のような
適切な補正値を提供するように働く。

第４図は、パルス列In（第６Ｄ図）を発生する
回路の概略を示している。

この回路は、本発明の理解を容易にするために
用いられる。この回路の詳細は、第５図を用いて
後で説明される。第４図では、複雑になるのを避
けるために、パルスの先端と後端を発生する回路
の部分を別々に示していない。しかし、第５図で
は、それらを別々に示している。

水晶発振器の100MHzの基本周波数（10nsの時
間ラスタ）が、第４図では線５２１に発生され
る。10nsの粗い時間ラスタの粗いパルス間隔
TOn（第６Ｅ図）の開始点を示し、第７図の回路
により発生される信号が、線５３８に現われる。
100psの細い時間ラスタの補正値KTOn（第６Ｆ
図）も第７図の回路により発生されるが、この補
正値KTOnが、線５３７に発生される。さらに、
次のことを仮定する。即ち、プロセツサにより制
御される記憶装置５０１のうち、一方の部分５０
１−１は、10nsの粗い時間ラスタの粗いパルス
IOn（第６Ｇ図）の開始点及び終了点を示す値を
記憶し、他方の部分５０１−２は、100psの細い
時間ラスタの補正値KIOn（第６Ｈ図）を記憶す
る。線５３８のデータ及び記憶装置の部分５０１
−１のデータから、第６Ｇ図のような10nsの粗い
時間ラスタのパルスIOnが、回路４０１により線
５２２に基本周波数に関して発生される。加算ス
テツプについてはより詳細に説明するが、この加
算ステツプが十の位の桁上げを生じないから、こ
れらのパルスはアンド・ゲート５１４に与えられ
る。このアンド・ゲート５１４の第２の入力に
は、線５２１の基本周波数が印加される（このア
ンド・ゲートの機能については、第５図を用いて
詳細に説明する）。このアンド・ゲート５１４の
出力は、回路５１５に接続されている。この回路
は、100psの時間ラスタのスタガを有するプログ
ラム可能な遅延を与える。

第９図は、回路５１５がどのようにして実現で
きるかを示している。回路５１５が次のような遅
延線と考えられることを指摘すれば十分であろ
う。即ち、タツプが各々100psスタガされている
遅延線である。どのタツプがアドレス指定される
かは、線５３９の制御信号値によつて決まる。
100psの時間ラスタ所期パルス列In（第６Ｄ図）
が、回路５１５の出力で線５３５に発生される。

記憶装置の部分５０１−２における補正値
KIOnを考慮に入れながら、10nsの粗い時間ラス
タの粗いパルス列IOnを100psの細い時間ラスタ
の所期パルス列In（第６Ｄ図）に変換するのに、
どのような回路の工夫が必要かを以下に述べる。
このために、２つの入力５３７及び５１９を有す
る加算器５０８が、設けられる。先に述べたよう
に、線５３７には、100psの細い時間ラスタ補正
値KTOn（第６Ｆ図）が発生される。一方、線５
１９には、100psの細い時間ラスタの補正値
KIOn（第６Ｈ図）が、10nsの粗い時間ラスタの
粗いパルスIOnに対して発生される。加算器５０
８は、選択された時間遅延（第６Ｊ図）のため
に、もし桁上げが存在してもそれを考慮すること
なく、加算結果を線５３９に提供する。加算によ
つてもし桁上げが生じたなら、桁上げ信号Ｃが回
路４０２へ線５３４を介して与えられる。この回
路４０２は、桁上げ発生時には、基本周波数の
10nsの時間ラスタを１つ確実にスキツプするよう
に働く。この機能は、桁上げの場合になされる
TOnの補正（第６Ｋ図）に対応する。従つて、
もし線５３７と線５１９の補正値の加算が線５３
４に十の位の桁上げを生じるなら、この桁上げ
は、単に10nsの時間ラスタを１つスキツプさせる
だけで、考慮されることになる。回路４０１の詳
細を第５図のＡの部分に、そして回路４０２の詳
細を第５図のＢの部分及び第８図に各々示す。回
路５１５の機能は、次のとおりである。即ち、パ
ルスの先端又は後端を発生するような単一の処理
のみが、遅延されるように働く。このようなパル
スの先端又は後端の発生は、10nsの時間ラスタ
（基本周波数による）のような周期的な処理とは
異なり、単一の処理を構成する。時間遅延値が、
線５３５に提供される。例えば、もし時間遅延値
が400ps＝0.4nsであるなら、パルスの先端又は後
端がこの値だけ遅延される。もし回路５１５が、
100psごとにスタガされたタツプを有する制御可
能な遅延線で形成されるなら、時間遅延値0.4ns
に対応するタツプが付勢されることになる。第４
図の回路は、次のことを一般的に説明するために
用いられる。即ち、10nsの粗い時間ラスタの粗い
パルスIOnに関する開始点及び終了点の時間値並
びに対応する補正値を考慮しながら、所与の10ns
の粗い時間ラスタの粗いパルス間隔及び対応する
補正値から所期パルス列In（第６Ｄ図）がどのよ
うに発生されるかを説明するためである。このた
めに10nsの粗い時間ラスタの粗いパルスが、やは
り10nsの粗い時間ラスタである粗いパルス間隔に
関係付けられる。これらの粗いパルス及び粗いパ
ルス間隔を発生して、それらの補正値についての
加算結果に従つてそれらを単に時間的にシフトさ
せるだけで良い。この時間的にシフトさせること
は、次のような回路によつて行なわれる。即ち、
加算によつて桁上げが生じたときに、基本周波数
についての10ns時間ラスタを１つスキツプさせる
回路である。

第５図は、10nsの粗い時間ラスタの粗いパルス
間隔TOnの間でパルスを発生させる回路の詳細
を示している。この粗いパルス間隔は、線５３７
における対応する補正値KTOn（第６Ｆ図）を考
慮しながら、線５３８におけるTOnの開始信号
（第６Ｅ図）によつて定められる。この回路は、
パルスの先端を発生する上側部分とパルスの後端
を発生する下側部分とから成る。各パルスの
IOnA値（第６Ｇ図）及びパルスの先端について
の対応する補正値KIOnA（第６Ｈ図）並びに各パ
ルスのIOnE値（第６Ｇ図）及びパルスの後端に
ついての対応する補正値KIOnE（第６Ｈ図）が、
プロセツサにより制御される記憶装置５０１で、
連続的に提供される。IOnA、KIOnA、IOnE、
KIOnEにおける“ｎ”（ｎ＝１、２、３等）は、
次のことを意味する。即ち、パルスの開始点及び
終了点を定めるIO1A、IO1E、IO2A、IO2E、
IO3A、IO3Eの値及び対応する補正値KIO1A、
KIO1E、KIO2A、KIO2E、KIO3A、KIO3Eが、
粗い時間ラスタのパルスIO1、IO2、IO3（第６Ｇ
図）に対して連続的に提供されることである。ま
た、記憶装置５０１には、いわゆる開始制御ビツ
ト（発生されるべき各パルスについて）が提供さ
れる。パルスの先端を発生する上側の回路部分に
ついてのみ以下には説明するが、この説明は、パ
ルスの後端を発生する下側の回路部分について
も、同様に当てはまる。線５３８に発生され粗い
パルス間隔の開始点を示すパルスと線５１７にお
ける記憶装置５０１からの開始制御ビツトによつ
て、開始制御回路５０２から線５２０に開始信号
がその接続されたダウン・カウンタ５０３に対し
て発生される。こうして発生された信号に応答し
て、ダウン・カウンタ５０３には、発生されるべ
きパルスについてのIOnA値が線５１８を介して
ロードされる。このカウンタ５０３は、100MHz
の基本周波数（線５２１）によつて、減少計数動
作をなす。０計数値に達すると、カウンタ５０３
に続く検出回路５０４（０計数値に対する）によ
り、線５２２を介してシフト・レジスタ５０９へ
信号が与えられる。このシフト・レジスタ５０９
は、100MHzの基本周波数（線５２１）により増
分動作をなす。このシフト・レジスタの機能につ
いての詳細は、第８図に示してある。

第８Ａ図に示されたタイプのシフト線は市販さ
れている。例えば、モトローラMC10141（商品
名）である。

第８Ｂ図に、シフト・レジスタ段の個々の出力
は、Ｓ１，Ｓ２，Ｓ３等として示されている。も
し信号が線５２２にシフト・レジスタのいわゆる
Ｄ入力で（例えば、基本周波数の３番目の時間ラ
スタの開始点で）発生するなら、この信号の発生
によりＳ１と示されたシフト・レジスタ段が特徴
付けられることになる。この特徴付け
（marking）は、第８Ｂ図に表わされた時間経過
からわかるように、他のシフト・レジスタ段の方
へ100MHzで切換られる。シフト・レジスタ段の
うち、第５図の回路は、出力Ｓ１及びＳ２のみを
用いる。10nsの粗い時間ラスタの各粗いパルス間
隔の開始点と10nsの粗い時間ラスタの粗いパルス
の先端との間の時間が経過してから、出力Ｓ１で
は、信号が発生する。この信号は、100MHzの基
本周波数（10ns）で切換られることにより、その
後、シフト・レジスタの出力Ｓ２で現われる。こ
の事実は、もし合計した補正値SKを得る際に十
の位の桁上げが生じるなら、10nsの粗い時間ラス
タの粗いパルスを10nsシフトさせるのに利用され
る。

合計した補正値SK（第６Ｉ図）がどのようにし
て得られるかを以下に示す。

レジスタ５０６は、線５３７を介して10nsの粗
い時間ラスタの粗いパルス間隔に関する補正値
KTOn（第６Ｆ図）を受取る。同時に、レジスタ
５０７は、記憶装置５０１から補正値KIOnAを
受取る。レジスタ５０６及び５０７は、開始制御
回路５０２の出力線５２０によつてクロツク動作
をなし、それらの内容を加算器５０８に与える。
この加算器は、合計した補正値SKnA／Ｅ（第６
Ｉ図）を得るために両方のレジスタの内容を加算
する。この加算結果は、桁上げを考慮することな
く線５３９に発生される。もし十の位の桁上げが
存在するなら、この桁上げＣが線５３４に現われ
る。

次に、十の位の桁上げが発生したときに10nsの
時間ラスタをスキツプさせる回路（第４図の402、
第５図のＢの部分）について説明する。

シフト・レジスタ５０９の出力のうち、Ｓ１は
アンド・ゲート５１０に接続され、Ｓ２はアン
ド・ゲート５１１に接続される。アンド・ゲート
５１０は、インバータ５１２を介して反転された
転送信号Ｃを受取り、一方アンド・ゲート５１１
は、反転されない転送信号Ｃを受取る。アンド・
ゲート５１０及び５１１の出力は、オア・ゲート
５１３に与えられる。このオア・ゲートの出力
は、アンド・ゲート５１４に接続される。このア
ンド・ゲート５１４の第２入力に、100MHzの基
本周波数（線５２１）が与えられる。もし桁上げ
が存在しないなら、アンド・ゲート５１０は、シ
フト・レジスタ５０９の出力Ｓ１から発生された
信号を通過させる。この信号は、粗いパルス間隔
の開始点と粗いパルスの開始点との間における
10nsの粗いラスタ時間第６Ｇ図）に対応した時刻
に発生する。もし桁上げが存在するなら、アン
ド・ゲート５１０はもはや条件付けられず、アン
ド・ゲート５１１が10ns後にＳ１からＳ２に切換
えられた信号を通過させる。これによつて、
100MHzの基本周波数で10nsのTOn補正（第６Ｋ
図）が導びかれる。その結果、粗いパルス間隔の
開始点と粗いパルスの開始点との間の時間が、元
のIOnAの計数値により定まる時間よりも10nsだ
け長くなる。アンド・ゲート５１４は、単に、ア
ンド・ゲート５１０及び５１１の出力信号を各々
100MHzの基本周波数の対応する時間に強制的に
同期させるように働く。

線５３９に発生された加算結果は、線５３４に
発生され10nsの粗い時間ラスタのパルスに関する
開始点を示す信号について、その開始点を選択さ
れた時間（第６Ｊ図）だけ遅延させるために用い
られる。先に述べたように、プログラム可能な遅
延回路のために、100psスタガされたタツプを有
する遅延線（第９図）を用いることもできる。

第９図は、回路５１５を構成するプログラム可
能な遅延線５１５−１とそれに接続された多重回
路（multiplex circuit）５１２−２とを示してい
る。これらの遅延線及び多重回路は、市販されて
いる。パルスの先端を定める電圧飛越しが、この
遅延線の入力５３４に適用される。遅延線は、
100psごとスタガされた遅延タツプＤ１乃至Ｄ９
９を有している。多重回路５１５−２は、（線５
３９における選択された時間遅延に従つて）特定
の遅延線タツプを切換えるように働く。この時間
遅延についてのデジタル的な値に従つて、多重回
路により、この値に対応する遅延タツプが出力５
３５に切換えられる。例えば、選択された時間遅
延がTD1A＝6.7ns＝6700ps＝67×100psであるな
ら、この遅延に対応するタツプＤ６７が、線５３
５に切換えられる。

第９図に示された組合せ回路（遅延及びマルチ
プレクサ）は、一般に知られていて、例えば
Engineered Components Company、
California、USAのSPECLDL−121（商品名）が
利用できる。従つて、そのような回路の詳細につ
いては省略する。

遅延回路５１５によりパルスの先端についてこ
のいわゆる細かな遅延を行なつてから、遅延され
たパルスは、線５３５を介してフリツプ−フロツ
プ回路５１６に与えられる。その結果、フリツプ
−フロツプ回路５１６の出力５３６がオンに切換
られる。このことは、所期パルス（例えば、第６
Ｄ図のＩ１）についての先端を提供することに等
しい。

既に指摘したように、第５図の回路の下側部分
は、パルスの後端を発生するように働く。回路の
この部分の動作は、パルスの先端を発生する上側
の回路部分と同じである。従つて、反復すること
になるのでその詳細については省略する。明らか
なとおり、この回路の下側部分は、パルスの終了
点を定めるIOnE、KIOnEの値に対して付勢され
る。それで、最終的には、パルスの終了点を定め
る線５３７の信号によつて、フリツプ−フロツプ
５１６の出力５３６がリセツトされる。こうし
て、所期パルス（例えば、第６Ｄ図のＩ１）の発
生が完了する。

要するに、本発明により構成された回路は、フ
リツプ−フロツプ５１６の出力５３６に所期パル
ス列In（第６Ｄ図）を提供することができる。そ
の発生のために、所期パルス列In（第６Ｄ図）を
関係付ける所期パルス間隔（第６Ａ図）が存在す
ることを仮定している。粗い時間ラスタ（例えば
10ns）に基づいて、対応する補正値KTOn（第６
Ｆ図）を考慮に入れながら、所期パルス間隔Tn
（第６Ａ図）をこの粗い時間ラスタの粗いパルス
間隔TOn（第６Ｅ図）に変換することは可能であ
る。

また、対応する補正値KIOn（第６Ｈ図）を考
慮に入れながら、所期パルスIn（第６Ｄ図）をい
わゆる粗いパルスIOn（第６Ｇ図）に変換するこ
とも可能である。

これらの値TOn、KTOn、IOn及びKIOnに基
づいて、所期パルスInを発生することができる。
所期パルスの時間関係は、各々の適用に従つて決
まる。

例えば、速い動作速度の記憶装置又は論理回路
をテストするには、それらによつて決まる特定の
時間関係を有する所期パルス（及び所期パルス間
隔）が必要である。

適切なデジタル的値Ｔ１，Ｔ２，Ｔ３；Ｉ１
Ａ，Ｉ１Ｅ，Ｉ２Ａ，Ｉ２Ｅ，Ｉ３Ａ，Ｉ３Ｅ等
により、所期パルス間隔とともに所期パルス列In
が定まる。これらの値及び時間ラスタ（例えば、
水晶発振器による100MHzの基本周波数に基づく
10nsの時間ラスタ）に基づいて、TnG、KTnG、
KTOn、IOn及びKIOnの値が計算される（例え
ば、コンピユータによつて）。これらの値がプロ
セツサにより制御された記憶装置で利用されると
すぐに、カウンタにより制御された信号が、その
対応する補正値KTOn（第６Ｆ図）とともに、粗
い時間ラスタの各粗いパルス間隔TOn（第６Ｅ
図）についての開始点を定める。粗い時間ラスタ
のパルスIOn（第６Ｇ図）は、カウンタによる制
御で発生され、補正値KTOn（第６Ｆ図）及び
KIOn（第６Ｈ図）に基づいて、適切に選択され
た時間遅延TDnA／Ｅ（第６Ｊ図）により遅延さ
れる。桁上げが生じた場合には、TOnについて
補正がなされる。

このために用いられる回路（第５図及び第７
図）については、本質的に、プログラム可能な細
い時間遅延の回路５１５を含めて全ての回路につ
いて、水晶発振の精度が維持されている。

実施例は、100psの時間分解能に関するもので
あるが、現在利用できる回路を用いまた水晶発振
器による100MHzの基本周波数を変えないで、さ
らに10psの時間分解能を得ることも可能である。

このために、この時間分解能についての補正値
KTOn及びKIOnを予め決め、第５図のプログラ
ム可能な遅延回路５１５を第９図に従つて10psの
時間分解能を有するようなものに変更するだけで
良い。そのような変更が、第１０図に示されてい
る。加算器５０８により、２つの線１００及び１
０１に合計値（桁上げなしに）が提供される。線
１０１には、10乃至90psの時間値が生じ、線１０
０には、90psを越える時間値が生じる。線１００
は、多重回路１０２に接続される。この回路は、
100psだけスタガされたタツプ１乃至99を有する
遅延線１０３の１つのタツプ（99個の中から）を
選択する。

多重回路１０２の出力は、遅延線グループ１０
４に接続される。この遅延線は、10psだけスタガ
された遅延値を有する。これらの遅延線の出力
は、多重回路１０５に接続される。この多重回路
は、線１０１の制御信号の値によつて、これらの
遅延線のうちの１つの出力を切換える。従つて、
140psの遅延値は、遅延線１０３に対しての100ps
と遅延線グループ１０４に対しての40psとに分け
られる。

先に述べたように、タツプが100psだけスタガ
されている市販の遅延線が、単一の電圧飛越しを
遅延させるのにはもつぱら適している（100MHz
の範囲で周期的なパルスのラスタを遅延させるの
には適していない）。それらのタツプの精度はよ
り大きな許容誤差になるが、パルス発生の間に細
い時間遅延を生じさせるため、それらの遅延線を
有利に用いることができる。その理由は、以下の
とおりである。即ち、 もし例えば粗いパルス間隔の開始後I2AT＝
39.9nsにパルスが開始するなら、細い時間の遅延
線の許容誤差により生じる誤差は、この値のnsに
比べれば小さい。さらに、予め決められる値
I2ATを変更することにより、この誤差を少なく
とも補正することができる。

細い時間の遅延線の許容誤差については、絶対
的な遅延値が遅延線タツプの順番に従つて間断な
く増加することを指摘しておく。

公知のシステムの場合（第３図）、回路３０５
又は３０９の遅延線の許容誤差に加えて、遅延線
３０２及び３０７に各々許容誤差が存在する。遅
延線３０２及び３０７の許容誤差は、各々、パル
スの発生に関係するパルス間隔の開始点をシフト
させる。このような一連の許容誤差は、水晶発振
の精度で動作する新しいシステムでは生じない
し、システムの最後のところでは、遅延回路５１
５による許容誤差が生じるだけである。

先に指摘したように、本発明による方法及びそ
の方法を実施する装置は、特に、非常に速い動作
速度の記憶装置及び論理回路をテストするのに用
いることができる。しかしながら、特願昭55−
48175号に既に述べられているように、例えば、
伝送周波数をサンプリングしたり又は低い周波数
範囲（オーデイオの範囲）及び非常に高いＭHzの
範囲の両方で所定の周波数を発生したりする別の
適用も幾つか存在する。このためには、過渡現象
及び時間遅延なしに、伝送周波数をブログラム可
能に切換えたり、オーデイオ周波数を切換えたり
できることが必要である。

もちろん、そのような適用例は数多く存在す
る。一般的に、高時間分解能のパルス・パターン
が発生されるべき場合にはいつでも、本発明の方
法及びその方法を実施する装置を用いることは可
能であり、また、パルス間隔の時間長及びパルス
の時間長の値を各々制約を受けずに定めることは
可能である。

【図面の簡単な説明】

第１図は、100psの時間ラスタでパルスを発生
するための概略回路ブロツク図、第２図は、先行
技術における10nsのパルス・ラスタ並びに1nsの
時間分解能のパルス間隔及びパルスを各々示すグ
ラフ、第３図は、先行技術における1nsの時間分
解能で所与のパルス間隔の間に所定の時間関係の
パルスを発生させる２パス方法の回路ブロツク
図、第４図は、第１図のIn発生器３に関する概略
回路ブロツク図、第５図は、第４図に関する詳細
な回路図、第６Ａ図乃至第６Ｋ図は、細い時間ラ
スタ及び粗い時間ラスタで対応補正値とともにパ
ルス間隔及びパルスを示すグラフ、第７図は、第
１図のTOn及びKTOn発生器２に関する概略回
路ブロツク図、第８Ａ図及び第８Ｂ図は、第５図
のシフト・レジスタ５０９の構成及び動作を各々
示す図、第９図は、第４図及び第５図のプログラ
ム可能な遅延回路５１５の実施例を示す回路図、
第１０図は、10psの時間で動作する前記遅延回路
５１５の他の実施例を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 １ 所期パルス間隔Ｔ１，Ｔ２，Ｔ３の時間長に
   ついての時間値と所期パルスＩ１，Ｉ２，Ｉ３の
   開始点及び終了点についての前記所期パルス間隔
   の開始点に関係付けられた時間値とを予め決め
   て、前記所期パルス間隔の時間長の間に前記所期
   パルスを高時間分解能で発生する方法であつて、 前記時間値を粗い時間ラスタ及び細い時間ラス
   タに分け、 前記所期パルス間隔の時間長が粗いパルス間隔
   の時間長に当該粗いパルス間隔の補正値を加える
   ことによつて得られるように、前記所期パルス間
   隔から粗い時間ラスタで粗いパルス間隔Ｔ０１，
   Ｔ０２，Ｔ０３を当該粗いパルス間隔についての
   細い時間ラスタの補正値KT０１，KT０２，KT
   ０３を伴なつて発生し、 前記粗いパルス間隔と対応して夫々関係付けら
   れた粗いパルスの開始点及び終了点についての時
   間値Ｉ０１Ａ，Ｉ０１Ｅ，Ｉ０２Ａ，Ｉ０２Ｅ，
   Ｉ０３Ａ，Ｉ０３Ｅに当該粗いパルスの開始点及
   び終了点に関係付けられた補正値KI０１Ａ，KI
   ０１Ｅ，KI０２Ａ，KI０２Ｅ，KI０３Ａ，KI０
   ３Ｅを夫々加えることにより前記所期パルス間隔
   の開始点に関係付けられた前記所期パルスの開始
   点及び終了点についての時間値Ｉ１Ａ，Ｉ１Ｅ，
   Ｉ２Ａ，Ｉ２Ｅ，Ｉ３Ａ，Ｉ３Ｅが夫々得られる
   ように、粗い時間ラスタで粗いパルスＩ０１，Ｉ
   ０２，Ｉ０３を当該粗いパルスの開始点及び終了
   点についての細い時間ラスタの補正値KI０１Ａ，
   KI０１Ｅ，KI０２Ａ，KI０２Ｅ，KI０３Ａ，KI
   ０３Ｅを伴なつて発生し、 前記粗いパルス間隔についての補正値に前記粗
   いパルスの開始点及び終了点についての補正値を
   加えることにより合計した補正値SK１Ａ，SK１
   Ｅ，SK２Ａ，SK２Ｅ，SK３Ａ，SK３Ｅを生成
   し、 前記合計した補正値を細い時間ラスタに関係す
   る値TD１Ａ，TD１Ｅ，TD２Ａ，TD２Ｅ，TD
   ３Ａ，TD３Ｅと必要なときには粗い時間ラスタ
   に関係する値とに分け、 前記合計した補正値についての粗い時間ラスタ
   に関係する値が存在するときには、当該粗い時間
   ラスタに関係する値に相当する粗い時間ラスタ分
   だけ前記粗いパルスのエツジをシフトし、 前記合計した補正値についての細い時間ラスタ
   に関係する値を用いて、前記シフトした粗いパル
   スのエツジに対する時間遅延を又は前記合計した
   補正値についての粗い時間ラスタに関係する値が
   存在しないときにはシフトしない粗いパルスのエ
   ツジに対する時間遅延を制御する、 前記のパルス発生方法。