JPS60260247A - デ−タ伝送制御方式 - Google Patents
デ−タ伝送制御方式Info
- Publication number
- JPS60260247A JPS60260247A JP11541184A JP11541184A JPS60260247A JP S60260247 A JPS60260247 A JP S60260247A JP 11541184 A JP11541184 A JP 11541184A JP 11541184 A JP11541184 A JP 11541184A JP S60260247 A JPS60260247 A JP S60260247A
- Authority
- JP
- Japan
- Prior art keywords
- token
- transmission
- address
- data
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は通信媒体に複数の伝送装置を接続したネットワ
ークシステムのデータ伝送制御方式に関し、特にトーク
ンパッシング方式におけるデータ伝送制御方式に関する
ものである。
ークシステムのデータ伝送制御方式に関し、特にトーク
ンパッシング方式におけるデータ伝送制御方式に関する
ものである。
［従来技術］
従来、トークンパッシング方式のデータ伝送においては
１つのトークンをネットワークに接続された装置全てに
巡回させ、このトークンを受信した装置が送信権を獲得
し、伝送路上でのデータの衝突をなくし効率のよい公平
な伝送を行なえるようになっていた。しかしこの従来方
式では実際に伝送路に接続される各種装置により伝送路
使用要求が異なるにもかかわらず常に一定順序でしかト
ークンが回ってこない。例えばワークステーション等で
はその機能のため伝送路使用要求はあまり多くなく、こ
れに対して各伝送路に接続の複数の装置の共有に係る装
置、例えばファイルサーバの様な装置はアクセス頻度が
高く、伝送路に対する使用要求は非常に多く発生するが
いかなる装置にも一定の頻度でトークンが回り伝送路に
対する使用要求に充分に答える事ができなかった。この
ため共有装置の性能を充分に生かすための改良として伝
送速度そのものを上げているシステムが見られるが、伝
送速度を上げるための費用が伝送路に接続された装置総
べてにかかり多大なコストアップは避けられなかった。
１つのトークンをネットワークに接続された装置全てに
巡回させ、このトークンを受信した装置が送信権を獲得
し、伝送路上でのデータの衝突をなくし効率のよい公平
な伝送を行なえるようになっていた。しかしこの従来方
式では実際に伝送路に接続される各種装置により伝送路
使用要求が異なるにもかかわらず常に一定順序でしかト
ークンが回ってこない。例えばワークステーション等で
はその機能のため伝送路使用要求はあまり多くなく、こ
れに対して各伝送路に接続の複数の装置の共有に係る装
置、例えばファイルサーバの様な装置はアクセス頻度が
高く、伝送路に対する使用要求は非常に多く発生するが
いかなる装置にも一定の頻度でトークンが回り伝送路に
対する使用要求に充分に答える事ができなかった。この
ため共有装置の性能を充分に生かすための改良として伝
送速度そのものを上げているシステムが見られるが、伝
送速度を上げるための費用が伝送路に接続された装置総
べてにかかり多大なコストアップは避けられなかった。
［目的］１・
本発明は上述従来例の欠点を除去することを目的とし、
ネットワークに接続の伝送装置に少なくとも２つのアド
レスを設定可能とし、送信権獲得の比率を変えることに
より伝送効率のよい高速でデータ処理の行なえるデータ
伝送制御方式を提供することにある。
ネットワークに接続の伝送装置に少なくとも２つのアド
レスを設定可能とし、送信権獲得の比率を変えることに
より伝送効率のよい高速でデータ処理の行なえるデータ
伝送制御方式を提供することにある。
［実施例］
以下、図面を参照して本発明の一実施例を説明する。
第１図は本発明に係る一実施例の伝送装置（以下ノード
と称す）のブロック図であり、ｌは伝送路、２は伝送路
ｌの信号をレベル変換しクロックとデータとに分離する
受信回路、３，５．７は自ノードアドレスを発生するア
ドレス発生部Ａ−Ｃであり、４，６．８はそれぞれアド
レス発生部Ａ−Ｃ（３、５、７）の発生したアドレスと
受信回路２により受信した受信フレームの宛先アドレス
とを比較する比較部Ａ−Ｃ１９は比較部Ａ−Ｃ（４、６
、８）での比較の結果の一致出力をシーケンスコントロ
ーラ２１に知らせるための論理和回路、１０は受信デー
タを保持する受信データメモリ、１１，１３．１５は次
ノードアドレスメモリＡ−Ｃであり、比較部Ａ−Ｃ（４
、６、８）による一致があり、自ノード宛トークンに対
する処理実行後次にトークンを送る下流ノードに対する
宛先アドレスを記憶している。１２，１４．１６は比較
部Ａ−Ｃ（４，６，８）の一致出力により次アドレスメ
モリＡ−Ｃ（１１，１３，１５）をセレクタ１８に出力
するためのゲート回路Ａ−Ｃである。１７はトークンフ
レームを生成するトークン生成部、１８はトークン生成
部１７とゲートＡ〜Ｃ（１２，１４，１６）よりの次ノ
ードアドレスと、送信データメモリ２０よりの送信デー
タ及びアドレス発生部Ａ−Ｃ（３，５，７）よりのアド
レスデータを選択出力するセレクタ、１９はセレクタ１
８により選択出力され生成された伝送フレームを伝送路
１に送り出すための送信回路、２０は送り出すべきデー
タを一時蓄えておく送信データメモリ、２１は２〜２０
までの各部の動作を決められた順序に従い制御するシー
ケンスコントローラ、２２は受信データメモリ１０や送
信データメモリ２０の内容を操作したリシーケンスコン
トローラ２１を管理するところのマイクロコンピュータ
ＲＯＭ、ＲＡＭ等より成る処理装置、２３は処理装置２
２と各種情報の授受を行なうパスラインである。
と称す）のブロック図であり、ｌは伝送路、２は伝送路
ｌの信号をレベル変換しクロックとデータとに分離する
受信回路、３，５．７は自ノードアドレスを発生するア
ドレス発生部Ａ−Ｃであり、４，６．８はそれぞれアド
レス発生部Ａ−Ｃ（３、５、７）の発生したアドレスと
受信回路２により受信した受信フレームの宛先アドレス
とを比較する比較部Ａ−Ｃ１９は比較部Ａ−Ｃ（４、６
、８）での比較の結果の一致出力をシーケンスコントロ
ーラ２１に知らせるための論理和回路、１０は受信デー
タを保持する受信データメモリ、１１，１３．１５は次
ノードアドレスメモリＡ−Ｃであり、比較部Ａ−Ｃ（４
、６、８）による一致があり、自ノード宛トークンに対
する処理実行後次にトークンを送る下流ノードに対する
宛先アドレスを記憶している。１２，１４．１６は比較
部Ａ−Ｃ（４，６，８）の一致出力により次アドレスメ
モリＡ−Ｃ（１１，１３，１５）をセレクタ１８に出力
するためのゲート回路Ａ−Ｃである。１７はトークンフ
レームを生成するトークン生成部、１８はトークン生成
部１７とゲートＡ〜Ｃ（１２，１４，１６）よりの次ノ
ードアドレスと、送信データメモリ２０よりの送信デー
タ及びアドレス発生部Ａ−Ｃ（３，５，７）よりのアド
レスデータを選択出力するセレクタ、１９はセレクタ１
８により選択出力され生成された伝送フレームを伝送路
１に送り出すための送信回路、２０は送り出すべきデー
タを一時蓄えておく送信データメモリ、２１は２〜２０
までの各部の動作を決められた順序に従い制御するシー
ケンスコントローラ、２２は受信データメモリ１０や送
信データメモリ２０の内容を操作したリシーケンスコン
トローラ２１を管理するところのマイクロコンピュータ
ＲＯＭ、ＲＡＭ等より成る処理装置、２３は処理装置２
２と各種情報の授受を行なうパスラインである。
本実施例で用いる伝送フレームのフォーマットを第２図
に示す。
に示す。
３１はコントロール領域であり、該フレームがトークン
フレームである場合にはトークンコントロールとなる。
フレームである場合にはトークンコントロールとなる。
３２は該フレームの宛先アドレス、３３は送信元アドレ
ス、３４はデータ領域を示すＴＥＸＴであり、ＴＥＸＴ
３４は不必要な場合、例えば送信データがなく単にトー
クンを送出するのみの場合には削除される。
ス、３４はデータ領域を示すＴＥＸＴであり、ＴＥＸＴ
３４は不必要な場合、例えば送信データがなく単にトー
クンを送出するのみの場合には削除される。
以上の構成より成る本実施例の制御を第３図のデータ伝
送制御フローチャートも参照して以下に説明する。
送制御フローチャートも参照して以下に説明する。
伝送路１上に伝送フレームが送出されるとシーケンスコ
ントローラ２１はステップＳ１で該伝送フレームを受信
回路２を経由して受信し、ステップＳ２で伝送フレーム
の宛先アドレス３２とアドレス発生部Ａ−Ｃ（３，５，
７）の発生アドレス ）とが一致するか否かを比較部Ａ
−Ｃ（４，６゜８）にて比較させる。そして一致するア
ドレスがなければ他のノード宛の伝送フレームであるた
め処理を終了し、次の伝送フレームの受信を待つ。
ントローラ２１はステップＳ１で該伝送フレームを受信
回路２を経由して受信し、ステップＳ２で伝送フレーム
の宛先アドレス３２とアドレス発生部Ａ−Ｃ（３，５，
７）の発生アドレス ）とが一致するか否かを比較部Ａ
−Ｃ（４，６゜８）にて比較させる。そして一致するア
ドレスがなければ他のノード宛の伝送フレームであるた
め処理を終了し、次の伝送フレームの受信を待つ。
一致するアドレスがあった場合にはステップＳ３に進み
、一致を検出した比較部Ａ−Ｃ（４，６゜８）は一致結
果をラッチし、一致信号を出力し、論理和回路９を介し
てシーケンスコントローラ２１に報知する。
、一致を検出した比較部Ａ−Ｃ（４，６゜８）は一致結
果をラッチし、一致信号を出力し、論理和回路９を介し
てシーケンスコントローラ２１に報知する。
一致信号を受けたシーケンスコントローラ２１ではステ
ップＳ４で受信フレームのコントロール領域３１ ヲｍ
ヘ該フレームがトークンフレームか否かを調べ、トー
クンフレームでない場合、即ちデータ伝送フレームの場
合にはステップＳ５のデータ受信処理に進み、受信フレ
ームのＴＥＸＴ３４を受信データメモリ１０に格納し、
処理装置２２にて受信データの処理を行なう。
ップＳ４で受信フレームのコントロール領域３１ ヲｍ
ヘ該フレームがトークンフレームか否かを調べ、トー
クンフレームでない場合、即ちデータ伝送フレームの場
合にはステップＳ５のデータ受信処理に進み、受信フレ
ームのＴＥＸＴ３４を受信データメモリ１０に格納し、
処理装置２２にて受信データの処理を行なう。
ステップＳ４でトークンフレームの場合にはステップＳ
６に進み、送信要求があるか否かを調べる。送信要求が
あればステップＳ７に進み、送信データメモリ２０に第
２図に示ｉフレームフォーマットで送信データを格納し
、セレクタ１８、送信回路１９を介して伝送路１へ送出
する−６そしてデータの送信処理の終了後は一般的にス
テップＳ８に進む。
６に進み、送信要求があるか否かを調べる。送信要求が
あればステップＳ７に進み、送信データメモリ２０に第
２図に示ｉフレームフォーマットで送信データを格納し
、セレクタ１８、送信回路１９を介して伝送路１へ送出
する−６そしてデータの送信処理の終了後は一般的にス
テップＳ８に進む。
ステップＳ６で送信要求のない場合には同じくステップ
Ｓ８以下の下流ノードへのトークンの送出処理を行なう
。
Ｓ８以下の下流ノードへのトークンの送出処理を行なう
。
まずステップＳ８でセレクタ１８はシーケンスコントロ
ーラ２１の制御でトークン生成部で生成したトークンコ
ントロールを送信回路１９を介して送信し、続いてステ
ップＳ９で先に受信したトークンフレームの宛先アドレ
ス３２とアドレス発生部との発生データとで一致のとれ
た比較部よりの一致信号の与えられているゲートに対応
する次アドレスメモリのデータがセレクタ１８に与えら
れており、この次アドレスメモリよりのデータを引き続
いて送信する。そして次に一致信号の出力されている比
較部に対応したアドレス発生部の発生アドレスが対応す
る比較部よりセレクタ１８に与えられているためステッ
プＳ１０でこのアドレスを次アドレスメモリよりのデー
タの送信に引き続いて出力する。
ーラ２１の制御でトークン生成部で生成したトークンコ
ントロールを送信回路１９を介して送信し、続いてステ
ップＳ９で先に受信したトークンフレームの宛先アドレ
ス３２とアドレス発生部との発生データとで一致のとれ
た比較部よりの一致信号の与えられているゲートに対応
する次アドレスメモリのデータがセレクタ１８に与えら
れており、この次アドレスメモリよりのデータを引き続
いて送信する。そして次に一致信号の出力されている比
較部に対応したアドレス発生部の発生アドレスが対応す
る比較部よりセレクタ１８に与えられているためステッ
プＳ１０でこのアドレスを次アドレスメモリよりのデー
タの送信に引き続いて出力する。
以上の処理により、第２図に示したコントロール領域３
１にトークンコントロールが、宛先アドレス３２として
選択された次アドレスメモリの値が送信元アドレスとし
て先にステップＳ２にて一致したアドレス発生部の値が
出力されることになる。
１にトークンコントロールが、宛先アドレス３２として
選択された次アドレスメモリの値が送信元アドレスとし
て先にステップＳ２にて一致したアドレス発生部の値が
出力されることになる。
以上説明した様にアドレス発生部及び次アドレスメモリ
を３構成備えることにより論理リング上をトークンが１
周する間に３回本メートにトークンが回ってくるため、
３回送信権を獲得でき、送信要求があれば３回データを
送信することが可能となる。つまり論理リングの大きさ
が３分の１になった効果がある。
を３構成備えることにより論理リング上をトークンが１
周する間に３回本メートにトークンが回ってくるため、
３回送信権を獲得でき、送信要求があれば３回データを
送信することが可能となる。つまり論理リングの大きさ
が３分の１になった効果がある。
なお、本実施例では３ケのアドレス発生手段を有してい
るが、これはファイルサーバ、コミュニケーションサー
バ、ゲートウェイ装置等の伝送要求度およびネットワー
ク規模に応じて２ケから自由にふやせばその装置に適し
たサービスが可能となる。
るが、これはファイルサーバ、コミュニケーションサー
バ、ゲートウェイ装置等の伝送要求度およびネットワー
ク規模に応じて２ケから自由にふやせばその装置に適し
たサービスが可能となる。
［効果］
以上説明した様に本発明によれば、複数個のア ：；ド
レス設定手段と、同数の次にトークンを送出する伝送装
置アドレスを保持する保持手段とを備えることにより論
理リング上を送信権が１周する間に複数回送信権が得ら
れ、伝送速度が従来と同一でも短い待時間で伝送要求に
対するサービスが行なわれ、他の伝送要求の少ない伝送
装置においては各１個の手段を備えるのみとすることに
より伝送路利用効率のアップにもつながり、安価なる高
性能データ伝送システムの構築が容易に行なえるデータ
伝送制御方式が提供できる。
レス設定手段と、同数の次にトークンを送出する伝送装
置アドレスを保持する保持手段とを備えることにより論
理リング上を送信権が１周する間に複数回送信権が得ら
れ、伝送速度が従来と同一でも短い待時間で伝送要求に
対するサービスが行なわれ、他の伝送要求の少ない伝送
装置においては各１個の手段を備えるのみとすることに
より伝送路利用効率のアップにもつながり、安価なる高
性能データ伝送システムの構築が容易に行なえるデータ
伝送制御方式が提供できる。
第１図は本発明に係る一実施例の伝送装置のブロック構
成図、 第２図は本実施例で用いる伝送フレームフォーマットの
一例を示す図、 第３図は本実施例のデータ伝送制御を示すフローチャー
トである。 図中、１・・・伝送路、２・・・受信回路、３，５．７
・・・アドレス発生部、４，６．８・・・比較部、ｌＯ
・・・受信データメモリ、１１，１３．１５・・・次ア
ドレスメモリ、１２，１４．１６・・・ゲート、１７・
・・トークン生成部、１８・・・セレクタ、１９・・・
送信回路、２０・・・送信データメモリ、２１・・・シ
ーケンスコントローラ、２２・・・処理装置である。
成図、 第２図は本実施例で用いる伝送フレームフォーマットの
一例を示す図、 第３図は本実施例のデータ伝送制御を示すフローチャー
トである。 図中、１・・・伝送路、２・・・受信回路、３，５．７
・・・アドレス発生部、４，６．８・・・比較部、ｌＯ
・・・受信データメモリ、１１，１３．１５・・・次ア
ドレスメモリ、１２，１４．１６・・・ゲート、１７・
・・トークン生成部、１８・・・セレクタ、１９・・・
送信回路、２０・・・送信データメモリ、２１・・・シ
ーケンスコントローラ、２２・・・処理装置である。
Claims (1)
- 通信媒体に複数の伝送装置を接続し、宛先アドレスを有
する送信権委譲命令であるトークンにより送信権を委譲
するネットワークシステムのデータ伝送制御方式におい
て、前記伝送装置に自己アドレスを少なくとも２つは設
定できるアドレス設定手段と、前記トークン中の宛先ア
ドレスと該アドレス設定手段にての設定アドレスの一致
したトークンの受信により送信権を獲得する送信権獲得
手段と、前記アドレス設定手段での設定アドレス毎に次
にトークンを送信する宛先の伝送装置アドレスを保持す
る保持手段とを備え、該宛先アドレスの周回中に前記ア
ドレス設定手段にての設定アドレス回の送信権を獲得可
能としたことを特徴とするデータ伝送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11541184A JPS60260247A (ja) | 1984-06-07 | 1984-06-07 | デ−タ伝送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11541184A JPS60260247A (ja) | 1984-06-07 | 1984-06-07 | デ−タ伝送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60260247A true JPS60260247A (ja) | 1985-12-23 |
Family
ID=14661900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11541184A Pending JPS60260247A (ja) | 1984-06-07 | 1984-06-07 | デ−タ伝送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60260247A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04258053A (ja) * | 1991-02-13 | 1992-09-14 | Nec Corp | トークンバス方式通信システム |
| JPH08204740A (ja) * | 1995-01-20 | 1996-08-09 | Nec Corp | データ伝送方法およびデータ伝送装置 |
| CN104833055A (zh) * | 2015-05-07 | 2015-08-12 | 珠海格力电器股份有限公司 | 多联机空调系统数据传输的方法和装置 |
-
1984
- 1984-06-07 JP JP11541184A patent/JPS60260247A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04258053A (ja) * | 1991-02-13 | 1992-09-14 | Nec Corp | トークンバス方式通信システム |
| JPH08204740A (ja) * | 1995-01-20 | 1996-08-09 | Nec Corp | データ伝送方法およびデータ伝送装置 |
| CN104833055A (zh) * | 2015-05-07 | 2015-08-12 | 珠海格力电器股份有限公司 | 多联机空调系统数据传输的方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU591645B2 (en) | Queueing protocol | |
| KR890006019A (ko) | 토큰패싱 버스방식을 사용한 네트워크 시스템 | |
| JPH01166635A (ja) | ネットワーク通信方法 | |
| US4701908A (en) | Network system utilizing plural station addresses | |
| JPS60260247A (ja) | デ−タ伝送制御方式 | |
| JPH04233847A (ja) | スイッチングメモリを有する高速ａｔｍセル同期交換装置 | |
| JPS617751A (ja) | デ−タ伝送制御方式 | |
| US5136583A (en) | Data-communication method for loop-type network having portable slave stations connectable to addressable junction boxes permanently connected in the network | |
| JPS5932237A (ja) | リングバスのフレ−ム制御方式 | |
| US7593421B2 (en) | Communication control device having multiprocessor | |
| JPS617752A (ja) | デ−タ伝送制御方式 | |
| JPS61200734A (ja) | デ−タ伝送方式 | |
| JPS6069935A (ja) | デ−タ通信方式 | |
| KR960013966B1 (ko) | 공유버스를 이용한 프레임 송신장치 및 방법 | |
| JPS58171150A (ja) | ル−プ対等通信システム | |
| JP3074598B2 (ja) | データ交換装置 | |
| JP3374628B2 (ja) | トークンパス方式データ転送システム | |
| JPS617749A (ja) | デ−タ伝送制御方式 | |
| JPS63197144A (ja) | 情報通信システム | |
| JPH11177560A (ja) | データ伝送システム | |
| JPS60260248A (ja) | デ−タ通信制御方式及び装置 | |
| JP2747097B2 (ja) | Ｌａｎ間接続装置 | |
| JPS6165642A (ja) | デ−タ通信方式 | |
| JPH0470142A (ja) | ブリッジ回路 | |
| JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 |