JPH0470142A - ブリッジ回路 - Google Patents

ブリッジ回路

Info

Publication number
JPH0470142A
JPH0470142A JP18223490A JP18223490A JPH0470142A JP H0470142 A JPH0470142 A JP H0470142A JP 18223490 A JP18223490 A JP 18223490A JP 18223490 A JP18223490 A JP 18223490A JP H0470142 A JPH0470142 A JP H0470142A
Authority
JP
Japan
Prior art keywords
network
station
address
bridge circuit
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18223490A
Other languages
English (en)
Inventor
Akira Watanabe
晶 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP18223490A priority Critical patent/JPH0470142A/ja
Publication of JPH0470142A publication Critical patent/JPH0470142A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はネットワークを相互接続するブリッジ回路に関
し、特にネットワークを構成する局のアドレスと、その
局がどのネットワークに接続されているかというネット
ワークデータとを自動的に学習するのに好適なブリッジ
回路に関する。
[従来の技術] 第3図に複数の局を接続した2つのネットワークaSb
をブリッジ回路により接続した従来例を示す。ここでブ
リッジ回路は特開昭60−152145号公報に記載さ
れた動作を行うものとする。
第3図に示すブリッジ回路はLANCE253.255
、ブリッジ動作制御部261.内部バス267.269
、MPUバス271、フィルタリングテーブルRAM2
75、@4m!281゜283から構成されている。こ
こでブリッジ動作制御部261は、特需11860−1
52145号公報ではMPU、プログラムRAM、RO
Mで示されるものの代わりを実行するものである。また
バラフツメモリ265は、特開昭60−152145号
公報ではバッファメモリとメモリコントローラで示され
たものである。ざらにフィルタリングテーブルRAM2
75は、特開昭60−152145号公報ではルックア
ップ制御部、ルックアップRAM、新規発信元RAMで
示されるものの代わりを実行するものである。
特開昭60−152145号公報に記載されているよう
に、ブリッジ回路は、受信したデータフレームの送信元
アドレスと、送信元の局がどのネットワークに接続され
ているかとを、ブリッジ回路のフィルタリングテーブル
RAM275に自動的に学習させることにより格納する
。例えば今、ステーション211aからのデータフレー
ムを受信したとする。、LANCF253はデータフレ
ームのエラーチエツクを行った後、内部バス267を介
して受信したデータフレームをバッファメモリ263に
格納するように動作する。そして、信号線281を介し
てブリッジ動作制御部261に割り込み信号を発行する
。ブリッジ動作制御部261は、ステーション211a
のステーションアドレスと、ステーション211aがネ
ットワークMa″に接続されているという情報がフィル
タリングテーブルRAM275に格納されているかとを
検索し、格納されていない場合はこれを格納する。また
特開昭60−152145号公報に記載されているよう
に、ブリッジ回路は、受信したデータフレームの受信先
アドレスを持つ局が、どのネットワークに接続されてい
るかを調べるために、自動学習によってフィルタリング
テーブルに格納されている送信元局のアドレスと、送信
元局が接続されているネットワークの情報とを検索し、
受信先の局と送信元の局が同じネットワークに接続され
ていない場合は、データフレームを受信先の局が接続さ
れているネットワークに送信し、同じネットワークに接
続されている場合は、何もしない。フィルタリングテー
ブルに受信先の局のアドレスと受信先の局がどのネット
ワークに接続されているかを示す情報とが格納されてい
ない場合は、すべてのネットワークに送信する。
例えば、ステーション211aとステーション212b
の通信を考える。ブリッジ回路は、ステーション211
aからのデータフレームを受信し、受信先の局であるス
テーション212bがどのネットワークに接続されてい
るかを調べるため、フィルタリングテーブルRAM27
5にステーション212bのアドレスが格納されている
かどうかを検索するよう指示する。フィルタリングテー
ブルRAM275に、ステーション212bのアドレス
と、ステージジン212bがネットワーク“b”に接続
されているという情報とが格納されている場合は、ブリ
ッジ回路は、データフレームをバッフ7メモリ263か
ら取りだしてネットワーク“b”に送信するようLAN
CF255に指示する。格納されていない場合は、ステ
ーション212bがどちらのネットワークに接続されて
いるか不明なため、同様に、そのデータフレームを送信
するようLANCF255に指示を送る。つぎに、ステ
ーション211aとステーション213aの通信を考え
る。ブリッジ回路は、ステーション211aからのデー
タ7レムを受信し、受信先の局であるステーション21
3aがどのネットワークに接続されているかを調べるた
め、フィルタリングテーブルRAM2.75にステーシ
ョン213aのアドレスが格納されているかどうかを検
索するよう指示する。フィルタリングテーブルRAM2
75に、ステーション213aのアドレスと、ステーシ
ョン213aがネットワーク“a“に接続されていると
いう情報が格納されている場合は、データフレームをネ
ットワーク“bに送信しない。格納されていない場合は
、ステーション211aとステーション212bの通信
と同様、送信する。
[発明が解決しようとする課題] 上記の従来技術では、ブリッジ回路が動作を開始した直
後など、ネットワークからデータフレームを受信してい
ないため自動学習の機能が動作できず、フィルタリング
テーブルRAMにネットワークを構成する局のアドレス
と、その局がどのネットワークに接続されているかを示
すネットワークデータとが格納されていない場合、ブリ
ッジ回路が受信したすべてのデータフレームが他方のネ
ットワークに送信され、ネットワークに不必要なデータ
フレームが流れることになる。例えば、局211aから
213aへの通信を考える。ブリッジ回路はネットワー
ク“a”から局211aが送信したデータフレームを受
信し、その受信先アドレスである局213aのアドレス
を取りだし、フィルタリングテーブルRAM275に局
213aのアドレスと、局213aが接続されているネ
ットワーク“a”を示すネットワークデータとが格納さ
れているかを検索する。格納されている場合には、局2
13aがa″のネットワークに接納されていることが分
かるため、“b”のネットワークに送信を行わないが、
ブリッジ回路が動作を開始した直後などは、フィルタリ
ングテーブルRAM275にネットワークデータが格納
されていないので、“b”のネットワークに送信を行う
この結果、不要なデータフレームがb″のネットワーク
を流れることになるという欠点がある。
本発明の目的は、前述した従来技術の欠点を解消し、ブ
リッジ回路が動作を開始した直後などでも、ネットワー
クを構成する局のアドレスと、どのネットワークに接続
されているかを示すネットワークデータとを速やかに自
動学習できるブリッジ回路を提供することにある。
[課題を解決するための手段及び作用]上記目的を達成
するために、本発明においてはデータフレームを受信し
、その発信元局アドレスから、ネットワークを構成する
局のアドレスと、その局がどのネットワークに接続され
ているかというネットワークデータとを内部メモリに格
納する従来技術の自動学習機能に加え、ネットワーク上
を周回するMACフレームを受信し、その中に含まれる
送信元アドレス及び含まれるならば隣接上流局アドレス
から同様のネットワークデータを内部メモリに格納して
おり、それによってブリッジ回路の自動学習機能の能力
を向上させるものである。
[実施例] 以下、本発明の一実施例を第1図により説明する。第1
図は、共通リング伝送路70に接続された3個の局、す
なわち局111A、112A、113Aから構成された
第1のネットワークを示すと共に、リング伝送路72に
接続された3個の局、すなわち111B、112B、1
13Bから構成された第2のネットワークを示している
。ここで各局は、l5O(7)O317階層モデルの第
2層の下半分(MAC層)にIEEE802.5トーク
ンリングを用いているものとする。当然のことながら、
各ネットワーク中の局の個数は4個以上でもよく、ネッ
トワークの個数は3個以上でもよい。ブリッジ回路60
は、ブリッジ動作制御部10、メツセージ送受信部30
.32、バッフアメ王り52、内部メモリ50、内部共
通バス20.22、割り込み信号線40.41.42.
43から構成されている。“A”のネットワークにはメ
ツセージ送受信部30が連結されており、“B″のネッ
トワークにはメツセージ送受信132が連結されている
。メツセージ送受信部30.32は、ネットワークから
受信したメツセージを検査し、エラーのない場合はバッ
ファメモリ52にメツセージを格納し、ライン40また
は42を介してブリッジ動作制wJ部1oに割り込み信
号を送る。メツセージ送受信部がMACフレームを受信
した場合は、同様にエラーの検査を行い、IFFF80
2.5に記載されたトークンリングプロトコルの処理を
行った後、バッファメモリ52に格納し、ライン41ま
たは43介してブリッジ動作制御部に割り込み信号を送
る。ブリッジ動作制御部10はブリッジ回路の動作を制
御する回路であり、マイクロプロセッサと、プログラム
の格納されたメモリとから構成されつる。内部メモリ5
0は、ネットワークを構成する局のアドレスと、局がど
のネットワークに接続されているが(すなわちA″のネ
ットワークが、B″のネットワークか)を示すネットワ
ークデータとを格納するメモリである。
内部メモリに、ネットワークを構成する局のアドレスと
、局がどのネットワークに接続されているかを示すネッ
トワークデータとが十分格納されていない状況として、
ここではブリッジ回路が動作を始めた時点を考える。ブ
リッジ動作制御部10は、メツセージ送受信部30また
は32からMACフレームを受信した割り込み信号を持
つ。ブリッジ動作制御部10は、割り込み信号を受信し
た後、共通バス20を介してバッファメモリ52内に格
納されたMACフレームからフレームの送信元アドレス
と、さらにそのフレームに含まれるならば、隣接上流局
アドレスとを抜き出し、そのアドレスと、そのフレーム
をメツセージ送受信部30から受信した場合は、そのア
ドレスを持つ局がネットワーク“A″に接続されている
ことを示すネットワークデータとを、そのフレームをメ
ツセージ送受信部32から受信した場合は、そのアドレ
スを持つ局がネットワーク“B”に接続されていること
を示すネットワークデー夕とを、共通バス22を介して
内部メモリ50に格納する。
IEEE802.5ト一クンリングLAMの規格では、
各局は一定周期ごとにSMPまたはAMPフレームとい
われるMACフレームを送信する。
第2図にSMPMACフレームの構造を示す。第2図に
示すように、SMPフレームはIEEE802.5で規
定されるように隣接上流局のアドレスを含んだUNAサ
ブベクタといわれるデータをフレーム中に持っている。
AMPMACフレームも同様である。例えば、ネットワ
ークAが111A、112A、113Aの順にフレーム
が周回するように設定されている場合、111Aの送信
するSMPMACフレームのSA領領域は111Aのア
ドレスが、tJNAサブベクタ領域には113Aのアド
レスが格納される。これらのMACフレームを受信する
ことによって、フレーム中の発信元局アドレスと隣接上
流局のアドレス力\ら、リング上の局のアドレスをすべ
て収集することができる。
これによって、自動学習機能が十分働いていないブリッ
ジ動作開始直後でも、ネットワークを構成する局のアド
レスと、その局がどのネットワークに接続されているか
を示すネットワークデータとを内部メモリに格納するこ
とが可能となる。
[発明の効果] 以上説明したように本発明によれば、ブリッジ回路が動
作を開始した直後など、ネットワークからメツセージを
受信していないため、自動学習の機能が動作できず、内
部メモリにネットワークを構成する局のアドレスと、そ
の局がどのネットワークに接続されているかを示すネッ
トワークデータとが格納されていない場合でも、ネット
ワーク上を周回するMACフレームを受信し、MACフ
レーム中に含まれる送信元アドレス及び含まれる場合は
隣接上流局アドレスから、ネットワークを構成する局の
アドレスと、その局がどのネットワークに接続されてい
るかというネットワークデータとを内部メモリに格納し
ているので、ブリッジ回路の自動学習機能の能力を大幅
に向上させることができる。
またこの結果、ブリッジ回路動作開始直後などでも、受
信したメツセージの受信先アドレスを持つ局が送信元局
と同じネットワークに接続されているか否かを判定でき
るため、他方のネットワークに無駄くメツセージを送信
しなくてもよいという効果もある。
【図面の簡単な説明】
第1図は本発明の−・実施例を示すネットワーク構成図
、第2図はIEEE802.5で限定されるSMPMA
Cフレームの構成図、第3図は従来技術を示すネットワ
ーク構成図である。 10ニブリッジ動作制御li部、 20.22:共通バス、 30.32:メツセージ送受信部、 40〜43:信号線、 50:内部メモリ、 52:バッファメモリ・ 10.72:伝送路、 60ニブリッジ回路、 111ab、112ab、113ab :局251a、
 b :従来例における伝送路、253.255 :従
来例における通信制御用IC1261:従来例における
ブリッジ動作制御部、 263:従来例におけるバッファメモリ、267.26
9:従来例における内部バス、271:従来例における
MPUバス、 275:従来例における°フィルタリングテーブル用R
AM。 281.283:従来例における信号線、211a、2
12b、213a :従来例における局。 糖 配 r−−−−−−−−−− °−ヒ七」霞二藷1す \ ANb

Claims (1)

    【特許請求の範囲】
  1. 1、少なくとも2つのネットワークを相互接続するため
    のブリッジ回路において、少なくとも一方のネットワー
    クはISOのOS17階層モデルの第2層の下半分(媒
    体アクセス制御層)にIEEE802.5トークンリン
    グを用いており、ネットワークに接続された局の少なく
    とも一部に対してどのネットワークがそれぞれの局のア
    ドレスと関係するかを示すネットワークデータを格納し
    ておくメモリ手段を有しており、IEEE802.5ト
    ークリングを収容する側のLAN上を流れるMACフレ
    ームを受信することができる論理回路手段を有し、受信
    したMACフレームから送信元アドレス及び含まれるな
    らば隣接上流局アドレスを引きだし、該メモリ手段に送
    られ記憶されるよう構成されていることを特徴とするブ
    リッジ回路。
JP18223490A 1990-07-10 1990-07-10 ブリッジ回路 Pending JPH0470142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18223490A JPH0470142A (ja) 1990-07-10 1990-07-10 ブリッジ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18223490A JPH0470142A (ja) 1990-07-10 1990-07-10 ブリッジ回路

Publications (1)

Publication Number Publication Date
JPH0470142A true JPH0470142A (ja) 1992-03-05

Family

ID=16114692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18223490A Pending JPH0470142A (ja) 1990-07-10 1990-07-10 ブリッジ回路

Country Status (1)

Country Link
JP (1) JPH0470142A (ja)

Similar Documents

Publication Publication Date Title
JP3662378B2 (ja) ネットワーク中継器
JPH0417574B2 (ja)
US5471461A (en) Digital communication network with a moderator station election process
CN103139075B (zh) 一种报文传输方法和设备
AU621237B2 (en) Data communications system using a fiber distributed data exchange interface
US5754549A (en) Inexpensive two-way communications switch
JPH0851454A (ja) ローカルエリアネットワーク相互接続システム及びネットワーク相互接続装置の相互接続部
JPH0470142A (ja) ブリッジ回路
JPS60246146A (ja) デ−タ伝送制御方式
JPH07101885B2 (ja) ネットワークを相互接続するブリッジ回路
Lissack et al. Digital switching in local area networks
JPS60246148A (ja) デ−タ伝送制御方式
EP0863647B1 (en) Data format used in data communication system
JPS60260247A (ja) デ−タ伝送制御方式
JPH10145411A (ja) スイッチングハブ
JPS59117846A (ja) デ−タ通信装置
JPS58171150A (ja) ル−プ対等通信システム
JPH02241155A (ja) ネットワークを相互接続するブリッジ回路
JPS62216449A (ja) ル−テイング方式
JPH05336118A (ja) サブネット中継装置
JPS63287140A (ja) 自己ル−ティング制御装置
JPH02127836A (ja) 優先処理方式
JPS617751A (ja) デ−タ伝送制御方式
JPH0477028A (ja) ローカルエリアネットワークの伝送方式
JPH0697937A (ja) ネットワークシステムのデータ転送方式