JPS6025259U - フラグ検出回路 - Google Patents
フラグ検出回路Info
- Publication number
- JPS6025259U JPS6025259U JP1983116216U JP11621683U JPS6025259U JP S6025259 U JPS6025259 U JP S6025259U JP 1983116216 U JP1983116216 U JP 1983116216U JP 11621683 U JP11621683 U JP 11621683U JP S6025259 U JPS6025259 U JP S6025259U
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- memory
- address
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は、本考案によるフラグ検出回路の一実施例を示
すブロック図である。第２図は、本考案において使用さ
れているフラグパターンの説明図である。第３図は、第
１図に示すフラグ検出回路の動作タイミングを示す図で
ある。第４図は、読出し専用メモリの内容の一例を示で
す図である。 １・・・・・・シフトレジスタ、２，４，５・・・・・
・ラッチ回路、３・・・・・・読出し専用メモリ、６・
・・・・・変化点検出回路、７・・・・・・ラッチパル
ス発生回路。
すブロック図である。第２図は、本考案において使用さ
れているフラグパターンの説明図である。第３図は、第
１図に示すフラグ検出回路の動作タイミングを示す図で
ある。第４図は、読出し専用メモリの内容の一例を示で
す図である。 １・・・・・・シフトレジスタ、２，４，５・・・・・
・ラッチ回路、３・・・・・・読出し専用メモリ、６・
・・・・・変化点検出回路、７・・・・・・ラッチパル
ス発生回路。
Claims (1)
- 外部より入力される転送用クロックにより直列データを
順次シフトさせて並列データを得るためのシフトレジス
タと、前記シフトレジスタの出力に接続されていて前記
並列データをラッチするための第１のラッチ回路と、前
記第１のラッチ回路の出力をアドレスとして加えること
番どより特定のデータを選択的に出力するための読出し
専用メモリと、前記読出し専用メモリの出力の一部をラ
ッチし、再び前記読出し専用メモリの他のアドレス部と
して出力するための第２および第３のアドレスラッチ回
路と、前記シフトレジスタに入力された前記転送りロッ
クにより、前記第１〜第３のラッチ回路にラッチパルス
を発生させるためのラッチパルス発生回路と、外部より
入力される直列データの０から１への変化点を検出する
ための変化点検出回路とを具備し、前記読出し専用メモ
リの内容を所定のデータとして指定することにより、外
部より入力されるデータのデータレートと整数比を有す
る複数のデータレートによって発生する直列データパタ
ーンがフラグパターンであるか否かを判定することがで
きるように構成したことを特徴とするフラグ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983116216U JPS6025259U (ja) | 1983-07-26 | 1983-07-26 | フラグ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983116216U JPS6025259U (ja) | 1983-07-26 | 1983-07-26 | フラグ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6025259U true JPS6025259U (ja) | 1985-02-20 |
Family
ID=30267993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983116216U Pending JPS6025259U (ja) | 1983-07-26 | 1983-07-26 | フラグ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025259U (ja) |
-
1983
- 1983-07-26 JP JP1983116216U patent/JPS6025259U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960703289A (ko) | 이중 래치 클럭 레벨-민감성 스캔 디자인 및 그 제어방법 (dual latch clocked lssd and method) | |
| JPH02273856A (ja) | システムバス制御方法 | |
| KR920007349A (ko) | 디지틀 펄스 처리장치 | |
| JPS6025259U (ja) | フラグ検出回路 | |
| JPH0453449B2 (ja) | ||
| JPS6324503Y2 (ja) | ||
| JPS59130144U (ja) | パリテイ・チエツク回路 | |
| JPS63276915A (ja) | タイミング信号発生回路 | |
| JPH02306500A (ja) | 半導体記憶装置のテスト回路 | |
| JPS586435U (ja) | 多重位相発生回路 | |
| JP2575920Y2 (ja) | 切替情報発出回路 | |
| JPH03216898A (ja) | 集積回路 | |
| JP3222251B2 (ja) | 半導体集積回路装置のテスト補助回路 | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JPS5995500U (ja) | 記憶装置 | |
| JPS6020695U (ja) | 入力信号検出回路 | |
| JPS60169947U (ja) | パラレル／シリアル変換回路 | |
| JPS6121994U (ja) | 信号遅延時間測定回路 | |
| JPS60101154U (ja) | デ−タ出力制御回路 | |
| JPS5929900B2 (ja) | フリツプフロツプ集積回路方式 | |
| JPS582039U (ja) | クロツク受信回路 | |
| JPS60100851U (ja) | メモリ−装置 | |
| JPS60158170U (ja) | パタ−ン発生装置 | |
| JPH05250891A (ja) | シフトレジスタ回路 | |
| JPS60636U (ja) | 乗算回路 |