JPS60100851U - メモリ−装置 - Google Patents

メモリ−装置

Info

Publication number
JPS60100851U
JPS60100851U JP14766984U JP14766984U JPS60100851U JP S60100851 U JPS60100851 U JP S60100851U JP 14766984 U JP14766984 U JP 14766984U JP 14766984 U JP14766984 U JP 14766984U JP S60100851 U JPS60100851 U JP S60100851U
Authority
JP
Japan
Prior art keywords
speed
low
memory device
clock
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14766984U
Other languages
English (en)
Other versions
JPS6111803Y2 (ja
Inventor
順一 藤野
秀人 宮崎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP14766984U priority Critical patent/JPS60100851U/ja
Publication of JPS60100851U publication Critical patent/JPS60100851U/ja
Application granted granted Critical
Publication of JPS6111803Y2 publication Critical patent/JPS6111803Y2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は高速・低速動作を行なわせるメモリー装置を示
すブロック図、第２図はこの考案によるメモリー装置の
一実施例を示すブロック図、第３図は従来のメモリー装
置の動作を説明するための説明図、第４図はこの考案に
よるメモリー装置の動作を説明する為の説明図、第５図
はこの考案によるメモリー装置の構成要素であるデータ
遅延選択回路の一例を示すブロック図、第６図はデータ
遅延選択回路の要素であるタイミングカウンタの一例を
示すブロック図である。“ 図において、１はメモリー、２は低速アドレスカウンタ
、３は高速アドレスカウンタ、４はアト゛レスセレクタ
、５及び６はラッチ回路、７，８及び１３は入力端子、
９及び１０は出力端子、１１はデータ蓮延選択回路、１
２はゲート回路、１４はシフトレジスタ、１５はデータ
セにフタ、１６はタイミングカウンタ、１７は減算カウ
ンタ、１８及び１９は加算カウンタである。なお、図中
同一符号はそれぞれ同−又は相当部分を示す。　　　　
′補正　昭５９．１０．１８ 実用新案登録請求の範囲を次のように補正する。 Ｏ実用新案登録請求の範囲 低速クロックをカウントする低速アドレスカウンタと、
４゛　　クロ長りをカウントする。゛アドレスカウンタ
と、これら両アドレスカウンタにアクセスされるメモリ
ーと、上記低速クロック時に上記。゛　クロックをゲー
トし上記□゛アドレス力′ンタを停止するゲート回路と
、上記メモリー出力を上記低速クロックでラッチする第
１のラッチ回と　上兜メモリー出　を上記。゛　り゛ロ
ックでラッチする　２のラッチ回路と、この第２のラッ
チ回路の出力を初期状態でＮビット遅延し、上記低゛　
クロック　に′ＩＥ−シを。゛　クロック　中の低速ク
ロック数ｎに応じて（Ｎ−ｎ）ビットと短くして、上記
第２のラッチ回路の出力を遅延するデータ゛　正゛　回
　とを　えたメモリー装置。

Claims (2)

    【実用新案登録請求の範囲】
  1. （１）高速クロックにより動作する高速読み出しと、低
    速クロックにより動作する低速書込み又は読み出しを行
    なうメモリー装置において、初−期状態がＮビット遅延
    で、高速読み出し中め低速クロック数ｎに応じて遅延時
    間が（Ｎ−ｎ）ビットとなるデータ遅延選択回路と、低
    速クロック時に高速読み出し用のアドレスカウンタを停
    止させるゲート回路を備えたことを特徴とするメモリー
    装置。
  2. （２）データ遅延選択回路のビット数Ｎ＝１とした゛　
    　実用新案登録請求の範囲第１項記載のメモリー装置。 　　　　　　　　　　　　　　　　　４
JP14766984U 1984-09-27 1984-09-27 メモリ−装置 Granted JPS60100851U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14766984U JPS60100851U (ja) 1984-09-27 1984-09-27 メモリ−装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14766984U JPS60100851U (ja) 1984-09-27 1984-09-27 メモリ−装置

Publications (2)

Publication Number Publication Date
JPS60100851U true JPS60100851U (ja) 1985-07-09
JPS6111803Y2 JPS6111803Y2 (ja) 1986-04-14

Family

ID=30328319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14766984U Granted JPS60100851U (ja) 1984-09-27 1984-09-27 メモリ−装置

Country Status (1)

Country Link
JP (1) JPS60100851U (ja)

Also Published As

Publication number Publication date
JPS6111803Y2 (ja) 1986-04-14

Similar Documents

Publication Publication Date Title
US5079693A (en) Bidirectional FIFO buffer having reread and rewrite means
JPS6128198B2 (ja)
JPS60100851U (ja) メモリ−装置
KR940009099B1 (ko) 마이크로 프로세서
JPS6256598B2 (ja)
JPS59130144U (ja) パリテイ・チエツク回路
JPS582040U (ja) デ−タ処理装置におけるクロック回路
JPS5942640U (ja) フリツプフロツプ回路
JPS60636U (ja) 乗算回路
JPS6241438Y2 (ja)
JP2668215B2 (ja) マイクロコンピユータ
JPH028485B2 (ja)
JPS6228994A (ja) メモリ集積回路
JPS6043592B2 (ja) 大容量スタテイツクシフトレジスタ
JPS6113398U (ja) 集積回路
JPH0551931B2 (ja)
JPS60109102U (ja) デジタル制御回路
JPS6014375B2 (ja) 一致検出回路
JPH03175527A (ja) Ｆｉｆｏ制御回路
JPS585477B2 (ja) バツフアメモリホウシキ
JPS61269288A (ja) 記憶素子モジユ−ル
JPS63234495A (ja) 書込み制御回路
JPS6133149U (ja) 誤り情報除去装置
JPH08335162A (ja) 入力インターフェース回路
JPS60180139U (ja) 計数回路