JPS60250476A - 処理装置 - Google Patents
処理装置Info
- Publication number
- JPS60250476A JPS60250476A JP10481984A JP10481984A JPS60250476A JP S60250476 A JPS60250476 A JP S60250476A JP 10481984 A JP10481984 A JP 10481984A JP 10481984 A JP10481984 A JP 10481984A JP S60250476 A JPS60250476 A JP S60250476A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- data
- processing section
- scalar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に関し、特に、データ処理装置
に於ける命令実行指示制御に関するものである。
に於ける命令実行指示制御に関するものである。
従来、この種のデータ処理装置の命令実行順序は、指定
され/3二命令順に実行して行くのが一般的である。ま
た、命令実行に於て、必要なデータを記憶装置より処1
11!装置にロードするのに要する時間は、処理装置の
演算速度に比しかなシ大きい。
され/3二命令順に実行して行くのが一般的である。ま
た、命令実行に於て、必要なデータを記憶装置より処1
11!装置にロードするのに要する時間は、処理装置の
演算速度に比しかなシ大きい。
特に、ベクトル7°ロセノサの様に、長い要素数をもつ
ベクトル演算は、命令順に実行指示を行ったのではベク
トルデータロードがベクトル演算の実行時間に大きく影
響するという欠点があり、このためベクトルロード命令
を記憶装置に対しできる限シ早く出す/こめ、ベクトル
演算命令を一時命令スタックに格納する方法等をとって
いる。この事情について、以下図面を参照しながら具体
的な例を上げて説明する。
ベクトル演算は、命令順に実行指示を行ったのではベク
トルデータロードがベクトル演算の実行時間に大きく影
響するという欠点があり、このためベクトルロード命令
を記憶装置に対しできる限シ早く出す/こめ、ベクトル
演算命令を一時命令スタックに格納する方法等をとって
いる。この事情について、以下図面を参照しながら具体
的な例を上げて説明する。
第2図はベクトル演算命令の一例を示している。
命令■は、ベクトルロード命令(VLD )であり、ベ
クトルレジスタVROにベクトルデータを記憶装置よシ
ロードする命令である。命令■はスカラデータS、と命
令■でロードしたベクトルレジスタ■VROに格納され
たベクトルデータの加算命令であシ、結果をベクトルレ
ジスタVR2に格納する。命令■はベクトルロード命令
で、ベクトルデータを記憶装置よシベクトルレジスタV
R3にロードスル。
クトルレジスタVROにベクトルデータを記憶装置よシ
ロードする命令である。命令■はスカラデータS、と命
令■でロードしたベクトルレジスタ■VROに格納され
たベクトルデータの加算命令であシ、結果をベクトルレ
ジスタVR2に格納する。命令■はベクトルロード命令
で、ベクトルデータを記憶装置よシベクトルレジスタV
R3にロードスル。
命令■は命令■のベクトル加算結果が入っているベクト
ルレジスタVR2のベクトルデータと命令■でロードし
たベクトルレジスタVR3に格納されたベクトルデータ
の乗算命令である。
ルレジスタVR2のベクトルデータと命令■でロードし
たベクトルレジスタVR3に格納されたベクトルデータ
の乗算命令である。
このとき、命令の実行指示を、第2図の順序で・ 行な
うと、第3図に示すようなタイムチャートとなシ、命令
■と命令■のベクトルロード命令間が第3図に示す■の
間だけ開き、記憶装置が遊ぶことになる。このために命
令スタックを設けた時のタイムチャーI・を示したのが
第4図である。
うと、第3図に示すようなタイムチャートとなシ、命令
■と命令■のベクトルロード命令間が第3図に示す■の
間だけ開き、記憶装置が遊ぶことになる。このために命
令スタックを設けた時のタイムチャーI・を示したのが
第4図である。
第4図を参照すると、命令■のベクトルロードトルロー
ド命令によるベクトルデータがベクトルレジスタVRO
に入り始めるタイミングを見て命令スタックから1情令
■の命令の実行指示を行なう。
ド命令によるベクトルデータがベクトルレジスタVRO
に入り始めるタイミングを見て命令スタックから1情令
■の命令の実行指示を行なう。
命令■の命令を命令スタックに格納したあと、命令■の
ベクトルl:I −ド命令の実行指示を出し、そのあと
、命令θ)の命令を命令スタックに格納する。
ベクトルl:I −ド命令の実行指示を出し、そのあと
、命令θ)の命令を命令スタックに格納する。
命令■の命令は命令■のベクトルロード命令によりベク
トルレジスタVR3にベクトルデータが入シ始めるタイ
ミングを見て、命令スタックよシ命令■の命令の実行指
示を行なう。こうすることで。
トルレジスタVR3にベクトルデータが入シ始めるタイ
ミングを見て、命令スタックよシ命令■の命令の実行指
示を行なう。こうすることで。
命令■と命令■のベクトルロード命令間の■の時間は0
となり、記憶装置を遊びなく利用でき、ベクトル性能の
向上が図れる。
となり、記憶装置を遊びなく利用でき、ベクトル性能の
向上が図れる。
ところで、ベクトルの演算命令には、上述したように、
ベクトルデータとベクトルデータの演算命令(例えば、
第2図の命令■)、ベクトルデータとスカラデータの演
算命令(例えば、第2図の命令■)があり、ベクトルデ
ータはベクトル処理部で、スカラデータはスカラ処理部
、即ち命令解読や実行指示を行なう側でもっているのが
一般的である。従って、ベクトルの演算命令を命令スタ
ックに格納する際、その演算命令がスカラデータとベク
トルデータを使用する命令である場合、そのスカラデー
タも演算命令に対応してスタックする必要がある。、一
般に、スカラデータのデータ幅は8バイト等であり、ス
タックがnエントリーとすれば、8×nバイト分のノ・
−ドウエアを準備する必要があシ、金物量が増大すると
いう欠点があった0 〔問題点を解決するための手段〕 本発明は、命令の解読、実行指示及びスカラ系命令を実
行するスカラ演算処理部、該スカラ演算処理部の実行指
示によりベクトル系命令を実行するベクトル演算処理部
よシ構成される処理装置で。
ベクトルデータとベクトルデータの演算命令(例えば、
第2図の命令■)、ベクトルデータとスカラデータの演
算命令(例えば、第2図の命令■)があり、ベクトルデ
ータはベクトル処理部で、スカラデータはスカラ処理部
、即ち命令解読や実行指示を行なう側でもっているのが
一般的である。従って、ベクトルの演算命令を命令スタ
ックに格納する際、その演算命令がスカラデータとベク
トルデータを使用する命令である場合、そのスカラデー
タも演算命令に対応してスタックする必要がある。、一
般に、スカラデータのデータ幅は8バイト等であり、ス
タックがnエントリーとすれば、8×nバイト分のノ・
−ドウエアを準備する必要があシ、金物量が増大すると
いう欠点があった0 〔問題点を解決するための手段〕 本発明は、命令の解読、実行指示及びスカラ系命令を実
行するスカラ演算処理部、該スカラ演算処理部の実行指
示によりベクトル系命令を実行するベクトル演算処理部
よシ構成される処理装置で。
前記スカラ演算処理部での命令解読の結果、前記ベクト
ル演算処工甲部で実行する演算命令である時。
ル演算処工甲部で実行する演算命令である時。
該命令を命令スタックに格納する手段、該演算命令が前
記スノlシ演1′(処理部のスカラデータを必要とする
命令である1lj4.該演算命令を前記命令スタックに
格納すると共に前記スカラデータを前記ベクトル演算処
岬部に送出する手段、前記命令スタックに格納し/〈−
命令を前記ベクトル演算処理部に対し実行指示を行った
時、該演算命令がスカラデータを使用す2.ことを示し
ている時”、前記ベクトル演算処理部が受取っていた前
記スカラデータを使用して該演1;9命令を実行する手
段を有した処理装置であり、 r+:己”、l命令がス
カラデータを使用する送出し、スカラデータのスタック
への格納をなくすことにより、・・−1゛ウエア量を増
大させないことを特徴としている。
記スノlシ演1′(処理部のスカラデータを必要とする
命令である1lj4.該演算命令を前記命令スタックに
格納すると共に前記スカラデータを前記ベクトル演算処
岬部に送出する手段、前記命令スタックに格納し/〈−
命令を前記ベクトル演算処理部に対し実行指示を行った
時、該演算命令がスカラデータを使用す2.ことを示し
ている時”、前記ベクトル演算処理部が受取っていた前
記スカラデータを使用して該演1;9命令を実行する手
段を有した処理装置であり、 r+:己”、l命令がス
カラデータを使用する送出し、スカラデータのスタック
への格納をなくすことにより、・・−1゛ウエア量を増
大させないことを特徴としている。
次に2本発明の実施例について図面を参照して詳細に説
明ず/)。
明ず/)。
第1図は本発明による処理装置の一実施例をブロック図
で示すもので、1はスカシ演算処理部。
で示すもので、1はスカシ演算処理部。
2は記憶装置、3はベクトル演算処理部を示す。
101は命令レジスタで、実行すべき命令詔がJl1口
に入力される。1−02はデコーダ回路であり、ここで
命令の種類等を判断する。このデコードの結果スカシ命
令であればスカシ演算指示を行ない、ベクトルロード命
令であれば、記憶装置2に対しロード命令を指示する。
に入力される。1−02はデコーダ回路であり、ここで
命令の種類等を判断する。このデコードの結果スカシ命
令であればスカシ演算指示を行ない、ベクトルロード命
令であれば、記憶装置2に対しロード命令を指示する。
記憶装置2はベクトルデータ、をベクトル演算処理部3
に送る。
に送る。
ベクトル演算命令であれば、その命令を畠令スタック1
03に格納する。ベクトル演算命令がスカシデータを使
用する場合は、スカシレジスタ群104の1つを選択し
、ベクトル演算命令を命令スタック103に格納すると
同時に、そのスカシデータをベクトル演算処理部3に送
る。命令スフ算を開始してよい条件を調べ2条件が整う
とベクトル演算処理部3にその命令を送出し実行指示を
行なう。
03に格納する。ベクトル演算命令がスカシデータを使
用する場合は、スカシレジスタ群104の1つを選択し
、ベクトル演算命令を命令スタック103に格納すると
同時に、そのスカシデータをベクトル演算処理部3に送
る。命令スフ算を開始してよい条件を調べ2条件が整う
とベクトル演算処理部3にその命令を送出し実行指示を
行なう。
ベクトルAi己′11処理部3は、スカシ演算処理部1
から命令の′J5行指示を受けだ時、その命令でスカシ
データの使用イc指7Jeされていると、受取っている
スカラデーク6−使用して演算実行を行なう。ここで、
先送り;;x 71.るスカシデータは、ベクトル演・
算処理部3で受取り制御できる個数に制限されることは
いう1でも々い。
から命令の′J5行指示を受けだ時、その命令でスカシ
データの使用イc指7Jeされていると、受取っている
スカラデーク6−使用して演算実行を行なう。ここで、
先送り;;x 71.るスカシデータは、ベクトル演・
算処理部3で受取り制御できる個数に制限されることは
いう1でも々い。
〔発明の効果]1
本発明は、」ゾ十説明した如く、ベクトル演算命令を命
令スクノクVト格納すると同時にその演算命令がスカシ
う”−りを使用する場合スカシデータを先送シすること
によシ、スカラデータのスタックを不要とし、・・=
1゛ウエア量を削減できるという効果がある。
令スクノクVト格納すると同時にその演算命令がスカシ
う”−りを使用する場合スカシデータを先送シすること
によシ、スカラデータのスタックを不要とし、・・=
1゛ウエア量を削減できるという効果がある。
第1図は本究明による処理装置の一実施例の構成を示す
プrJ ツク図、第2図はベクトル命令シーケンスの一
例Q yjc Lだもの、第3図は命令スタックをもた
ない時の第2図のベクトル命令実行タイムチャートを示
す図、第4図は命令スタックをもった場合の第2図のベ
クトル命令実行タイムチャートを示す図である。 1・・・スカシ演算処理部、2・・記憶装置、;3・・
・ベクトル演算処理部、]01・・・命令レジスタ、1
02・・・デコード回路、103・・・命令スタック、
1071・・・スカシレジスタ群。 第1図 ( 第2図
プrJ ツク図、第2図はベクトル命令シーケンスの一
例Q yjc Lだもの、第3図は命令スタックをもた
ない時の第2図のベクトル命令実行タイムチャートを示
す図、第4図は命令スタックをもった場合の第2図のベ
クトル命令実行タイムチャートを示す図である。 1・・・スカシ演算処理部、2・・記憶装置、;3・・
・ベクトル演算処理部、]01・・・命令レジスタ、1
02・・・デコード回路、103・・・命令スタック、
1071・・・スカシレジスタ群。 第1図 ( 第2図
Claims (1)
- 【特許請求の範囲】 1、命令の解読、実行指示及び第1群の命令を実行する
第1処理部、該第1処理部の実行指示により第2群の命
令を実行する第2処理部」ニジ構成される処理装置に於
て、前記第1処理部での命令解読の結果、前記第2処理
部で実行する演算命令である時、該命令を命令スタック
に格納する手段。 該演算命令が第1処理部のデータを必要とする時。 該演算命令を前記命令スタックに格納すると共に。 該データを前記第2処理部に送出する手段、前記命令ス
タックに格納した演算命令を前記第2処理部に対し実行
指示を行った時、該演算命令が前記第1処理部のデータ
を使用することを示している時、前記第2処理部が受取
っていた前記第1処理部のデータを使用して該演算命令
を実行する手段を有した処Jul!装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10481984A JPS60250476A (ja) | 1984-05-25 | 1984-05-25 | 処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10481984A JPS60250476A (ja) | 1984-05-25 | 1984-05-25 | 処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60250476A true JPS60250476A (ja) | 1985-12-11 |
Family
ID=14391008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10481984A Pending JPS60250476A (ja) | 1984-05-25 | 1984-05-25 | 処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60250476A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2601163A1 (fr) * | 1986-07-04 | 1988-01-08 | Nec Corp | Systeme de commande arithmetique de donnees scalaires pour un processeur arithmetique vectoriel. |
JPH01233558A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | ベクトル演算命令の処理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57157373A (en) * | 1981-03-25 | 1982-09-28 | Hitachi Ltd | Vector processor |
JPS58137081A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | ベクトルプロセツサ |
-
1984
- 1984-05-25 JP JP10481984A patent/JPS60250476A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57157373A (en) * | 1981-03-25 | 1982-09-28 | Hitachi Ltd | Vector processor |
JPS58137081A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | ベクトルプロセツサ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2601163A1 (fr) * | 1986-07-04 | 1988-01-08 | Nec Corp | Systeme de commande arithmetique de donnees scalaires pour un processeur arithmetique vectoriel. |
JPH01233558A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | ベクトル演算命令の処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1256216A (en) | Program switching with vector registers | |
US5027272A (en) | Method and apparatus for performing double precision vector operations on a coprocessor | |
JPS6148037A (ja) | 浮動小数点演算装置 | |
JPS60250476A (ja) | 処理装置 | |
JPH0377137A (ja) | 情報処理装置 | |
JPH0656611B2 (ja) | ベクトル処理装置 | |
JPH01150935A (ja) | 中央演算装置 | |
JP2846904B2 (ja) | 付加演算装置制御方式 | |
JPS61173345A (ja) | 計算機システム | |
JPS59163671A (ja) | ベクトル処理装置 | |
JPS61143850A (ja) | 処理装置 | |
JP2883488B2 (ja) | 命令処理装置 | |
JP2744152B2 (ja) | データ駆動型データ処理装置 | |
JPH02103635A (ja) | ディジタルシステム | |
JPH0333954A (ja) | 情報処理装置 | |
JP2883489B2 (ja) | 命令処理装置 | |
JP2551163B2 (ja) | 命令処理制御方式 | |
JPH1166046A (ja) | ベクトル処理装置 | |
JPH04195225A (ja) | 情報処理装置 | |
JPH05250318A (ja) | マイクロプロセッサ | |
JPH04180126A (ja) | プログラム制御装置 | |
JPS61279935A (ja) | プログラム処理方式 | |
JPH04276827A (ja) | パイプライン処理装置 | |
JPH03263264A (ja) | 情報処理装置 | |
JPH0373027A (ja) | ベクトルレジスタ退避復元方式 |